集成电路电容器阵列结构、半导体存储器及制备方法技术

本发明专利技术提供一种集成电路电容器阵列结构、半导体存储器及制备方法，集成电路电容器阵列结构包括：衬底；下电极层，突出的位于衬底上，由下电极层内形成有电容孔；电容介质层，共形地覆盖下电极层的表面；上电极层，共形地覆盖电容介质层的表面；电容极板，区块状位于衬底上并形成于上电极层上，电容极板包括由下至上依次叠置的金属填充层及共形地覆盖金属填充层的导电覆盖层，导电覆盖层构成为上电极结构的顶表面层及侧表面层，以供接合至少一第一互连结构于顶表面层上。本发明专利技术提供的集成电路电容器阵列结构可以有效避免电容器漏电；同时，在形成电容极板时可仅沉积金属填充层/导电覆盖层作为电容极板即可保证低电阻。

Integrated circuit capacitor array structure, semiconductor memory and preparation method

【技术实现步骤摘要】
集成电路电容器阵列结构、半导体存储器及制备方法
本专利技术属于半导体器件及制造领域，特别是涉及一种集成电路电容器阵列结构、半导体存储器结构及其制造方法。
技术介绍
在现有的电容器中，由于上电极层材料及沉积工艺的限制，在电容孔内填充上电极材料时使容易在上电极结构在电容孔内形成有空洞，使得电容器的电阻值存在差异，从而可能导致漏电。为了改善上述问题，现有的一种改善方法为在电容结构顶部形成电容极板(PLATE)，所述电容极板会对电容内部进行一定程度的填充，以起到减少电阻不均匀的问题。然而，现有的电容极板存在厚度较厚及工艺步骤复杂等问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电容器结构阵列、半导体存储器结构及其制备方法，以解决现有技术中的电容器存在的电阻值存在差异，从而可能导致漏电问题，以及形成电容极板存在的电容极板厚度较厚及工艺步骤复杂的问题。为实现上述目的及其他相关目的，本专利技术提供一种集成电路电容器阵列结构，所述集成电路电容器阵列结构包括：衬底；下电极层，突出的位于所述衬底上，由所述下电极层内形成有电容孔；电容介质层，共形地覆盖所述下电极层的表面；上电极层，共形地覆盖所述电容介质层的表面；电容极板，区块状位于所述衬底上并形成于所述上电极层上，所述电容极板包括由下至上依次叠置的金属填充层及共形地覆盖所述金属填充层的导电覆盖层，所述导电覆盖层构成为上电极结构的顶表面层及侧表面层，以供接合至少一第一互连结构于所述顶表面层上。作为本专利技术的一种优选方案，还包括上电极填充体，位于所述上电极层和所述电容极板之间并且无孔隙填满所述电容孔，所述电容极板自所述上电极填充体的顶面延伸至所述衬底位于所述上电极填充体覆盖区域外的周边表面。作为本专利技术的一种优选方案，所述上电极填充体直接贴附于所述上电极层的表面还形成于相邻的所述下电极层之间，所述上电极填充体具有顶面及侧面，所述金属填充层直接贴附于所述上电极填充体的所述顶面和所述侧面。作为本专利技术的一种优选方案，所述金属填充层填充于所述电容孔，以电连接至所述上电极层并使所述电容孔内为无孔隙填满形态。作为本专利技术的一种优选方案，所述金属填充层直接贴附于所述上电极层的表面，且所述金属填充层还形成于所述下电极层之间。作为本专利技术的一种优选方案，所述上电极层无孔隙填满所述电容孔，并电连接至所述电容极板。作为本专利技术的一种优选方案，还包括底层支撑层、中间支撑层及顶层支撑层，皆形成于所述衬底上并连接、支撑所述下电极层；所述底层支撑层位于所述下电极层的底部外围，所述中间支撑层位于所述下电极层的中间部位，所述顶层支撑层位于所述下电极层的开口处外围。作为本专利技术的一种优选方案，还包括：介质层，形成于所述衬底上，并覆盖于所述电容极板的上表面、侧面及所述衬底上的周边表面；所述第一互连结构，位于所述介质层内且在所述电容极板上，并与所述电容极板的所述导电覆盖层相连接；及第二互连结构，位于所述介质层内且位于所述电容极板的覆盖区域外，所述第二互连结构较长于所述第一互连结构。作为本专利技术的一种优选方案，所述衬底上形成有若干个电容接触节点及连接焊垫，所述电容接触节点与所述下电极层的底部相连接，所述连接焊垫与所述第二互连结构的底部相连接。作为本专利技术的一种优选方案，所述上电极层包括原子层沉积形成的氮化钛层，所述金属填充层包括钨层，所述导电覆盖层包括氮化钨层。本专利技术还提供一种半导体存储器，所述半导体存储器包括如上述任一方案中所述的集成电路电容器阵列结构。本专利技术还提供一种集成电路电容器阵列结构，所述集成电路电容器阵列结构的制备方法包括如下步骤：1)提供一衬底；2)于所述衬底上形成交替叠置的牺牲层及支撑层；3)于所述交替叠置的牺牲层及支撑层上形成图形化掩膜层，所述图形化掩膜层内具有多个开孔，用于定义出电容孔的位置及形状；4)依据所述图形化掩膜层刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成电容孔；5)于所述电容孔内形成下电极层，所述支撑层连接所述下电极层；6)去除所述牺牲层，其中，所述支撑层保留在所述衬底上；7)于所述下电极层的内表面及外表面形成电容介质层，所述电容介质层共形地覆盖所述下电极层；8)于所述电容介质层的表面形成上电极层，所述上电极层共形地覆盖所述电容介质层的表面；及9)于所述上电极层上形成电容极板，所述电容极板区块状位于所述衬底上并形成于所述上电极层上，所述电容极板包括由下至上依次叠置的金属填充层及共形地覆盖所述金属填充层的导电覆盖层，所述导电覆盖层构成为上电极结构的顶表面层及侧表面层，以供结合至少一第一互连结构于所述顶表面层上。作为本专利技术的一种优选方案，步骤8)与步骤9)之间还包括如下步骤：于所述上电极层的表面形成上电极填充体，所述上电极填充体无孔隙填满所述电容孔，所述电容极板自所述上电极填充体的顶面延伸至所述衬底位于所述上电极填充体覆盖区域外的周边表面。作为本专利技术的一种优选方案，所述上电极填充体直接贴附于所述上电极层的表面还形成于相邻的所述下电极层之间，所述上电极填充体具有顶面及侧面，步骤9)中形成的所述金属填充层直接贴附于所述上电极填充体的所述顶面和所述侧面。作为本专利技术的一种优选方案，步骤9)中形成的所述金属填充层填充于所述电容孔，以电连接至所述上电极层并使所述电容孔内为无孔隙填满形态。作为本专利技术的一种优选方案，所述金属填充层直接贴附于所述上电极层的表面，且所述金属填充层还形成于所述下电极层之间。作为本专利技术的一种优选方案，步骤8)中形成的所述上电极层无孔隙填满所述电容孔，并电连接至所述电容极板。作为本专利技术的一种优选方案，步骤1)中，所述衬底内形成有若干个电容接触节点；步骤4)中，形成的所述电容孔暴露出所述电容接触节点；步骤2)中形成的所述支撑层包括顶层支撑层、中间支撑层及底层支撑层，所述顶层支撑层、所述中间支撑层及所述底层支撑层皆形成于所述衬底上，且均位于所述牺牲层内，上下具有间距。作为本专利技术的一种优选方案，步骤9)包括如下步骤：9-1)将步骤8)所得结构置于一工艺腔室内，采用溅射工艺于所述上电极填充体的顶面形成所述金属填充层；及9-2)向所述工艺腔室内通入氮气，并对所述金属填充层进行加热以于所述金属填充层的表面形成所述导电覆盖层。作为本专利技术的一种优选方案，步骤9-2)中，向所述工艺腔室内通入所述氮气的流量为10标准毫升/分钟～20标准毫升/分钟。作为本专利技术的一种优选方案，步骤1)提供的所述衬底内还形成有连接焊垫，所述连接焊垫位于所述电容极板的覆盖区域外，步骤9)之后还包括如下步骤：10)于步骤9)所得结构的表面形成介质层，所述介质层覆盖所述电容极板的上表面、侧面及所述衬底的表面；11)于所述介质层内形成第一连接通孔及第二连接通孔，其中，所述第一连接通孔位于所述电容极板上且本文档来自技高网...

【技术保护点】
1.一种集成电路电容器阵列结构，其特征在于，包括：/n衬底；/n下电极层，突出的位于所述衬底上，由所述下电极层内形成有电容孔；/n电容介质层，共形地覆盖所述下电极层的表面；/n上电极层，共形地覆盖所述电容介质层的表面；/n电容极板，区块状位于所述衬底上并形成于所述上电极层上，所述电容极板包括由下至上依次叠置的金属填充层及共形地覆盖所述金属填充层的导电覆盖层，所述导电覆盖层构成为上电极结构的顶表面层及侧表面层，以供接合至少一第一互连结构于所述顶表面层上。/n

【技术特征摘要】
1.一种集成电路电容器阵列结构，其特征在于，包括：
衬底；
下电极层，突出的位于所述衬底上，由所述下电极层内形成有电容孔；
电容介质层，共形地覆盖所述下电极层的表面；
上电极层，共形地覆盖所述电容介质层的表面；
电容极板，区块状位于所述衬底上并形成于所述上电极层上，所述电容极板包括由下至上依次叠置的金属填充层及共形地覆盖所述金属填充层的导电覆盖层，所述导电覆盖层构成为上电极结构的顶表面层及侧表面层，以供接合至少一第一互连结构于所述顶表面层上。


2.根据权利要求1所述的集成电路电容器阵列结构，其特征在于，还包括上电极填充体，位于所述上电极层和所述电容极板之间并且无孔隙填满所述电容孔，所述电容极板自所述上电极填充体的顶面延伸至所述衬底位于所述上电极填充体覆盖区域外的周边表面。


3.根据权利要求2所述的集成电路电容器阵列结构，其特征在于，所述上电极填充体直接贴附于所述上电极层的表面还形成于相邻的所述下电极层之间，所述上电极填充体具有顶面及侧面，所述金属填充层直接贴附于所述上电极填充体的所述顶面和所述侧面。


4.根据权利要求1所述的集成电路电容器阵列结构，其特征在于，所述金属填充层填充于所述电容孔，以电连接至所述上电极层并使所述电容孔内为无孔隙填满形态。


5.根据权利要求4所述的集成电路电容器阵列结构，其特征在于，所述金属填充层直接贴附于所述上电极层的表面，且所述金属填充层还形成于所述下电极层之间。


6.根据权利要求1所述的集成电路电容器阵列结构，其特征在于，所述上电极层无孔隙填满所述电容孔，并电连接至所述电容极板。


7.根据权利要求1所述的集成电路电容器阵列结构，其特征在于，还包括底层支撑层、中间支撑层及顶层支撑层，皆形成于所述衬底上并连接、支撑所述下电极层；所述底层支撑层位于所述下电极层的底部外围，所述中间支撑层位于所述下电极层的中间部位，所述顶层支撑层位于所述下电极层的开口处外围。


8.根据权利要求1所述的集成电路电容器阵列结构，其特征在于，还包括：
介质层，形成于所述衬底上，并覆盖于所述电容极板的上表面、侧面及所述衬底上的周边表面；
所述第一互连结构，位于所述介质层内且在所述电容极板上，并与所述电容极板的所述导电覆盖层相连接；及
第二互连结构，位于所述介质层内且位于所述电容极板的覆盖区域外，所述第二互连结构较长于所述第一互连结构。


9.根据权利要求8所述的集成电路电容器阵列结构，其特征在于，所述衬底上形成有若干个电容接触节点及连接焊垫，所述电容接触节点与所述下电极层的底部相连接，所述连接焊垫与所述第二互连结构的底部相连接。


10.根据权利要求1至9中任一项所述的集成电路电容器阵列结构，其特征在于，所述上电极层包括原子层沉积形成的氮化钛层，所述金属填充层包括钨层，所述导电覆盖层包括氮化钨层。


11.一种半导体存储器，其特征在于，所述半导体存储器包括如权利要求1所述的集成电路电容器阵列结构。


12.一种集成电路电容器阵列结构的制备方法，其特征在于，所述制备方法包括如下步骤：
1)提供一衬底；
2)于所述衬底上形成交替叠置的牺牲层及支撑层；
3)于所述交替叠置的牺牲层及支撑层上形成图形化掩膜层，所述图形化掩膜层内具有多个开孔，用于定义出电容孔的位置及形状；
4)依据所述图形化掩膜层刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成电容孔；
5)于所述电容孔内形成下电极层，所述支撑层连接所述下电极层；
6)去除所述牺牲层，其中，所述支撑层保留在所述衬底上；
7)于所述下电极层的内表面及外表面形成电容介质层，所述电容介质层共形地覆盖所述下电极层；
8)于所述电容介质层的表面形成上电极层，所述上电极层共形地覆盖所述电容介质层的表面；及
9)于所述上电...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34