半导体装置及其制造方法制造方法及图纸

本公开提供一种半导体装置。所述半导体装置包括一基底、一栅极、一漏极、一源极、一隔离层、多个金属接触物、多个导电插塞以及一接触衬垫。栅极位于基底上。漏极及源极位于基底中，并位于栅极的相对两侧上。隔离层位于基底与栅极上。金属接触物位于栅极、源极以及漏极中。导电插塞位于隔离层中，且电性耦接金属接触物。接触衬垫是围绕导电插塞。本公开更提供所述半导体装置的制造方法。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本公开主张2018/11/20申请的美国临时申请案第62/769,848号及2019/07/01申请的美国正式申请案第16/458,873号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
技术介绍
当集成电路结构已经变得更小型时，是必须提升在其结构之间的低电阻金属连接的需要。在金属氧化半导体(metal-oxide-semiconductor，MOS)晶体管装置中，一般而言，金属接触物是提供来降低电极区域(例如栅极区域、源极区域以及漏极区域)与导电插塞之间的接触电阻。然而，形成金属接触物以接触在接触孔的底部的导电插塞与电极区域，是困难的，而所述接触孔是具有大的深宽比(aspectratios)，其中导电插塞位于接触孔内。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开的一实施例提供一种半导体装置。该半导体装本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n一基底；/n一栅极，位于该基底上；/n一漏极以及一源极，位于该基底上，且位于该栅极的相对两侧上；/n一隔离层，位于该基底与该栅极上；/n多个金属接触物，位于该栅极、该源极以及该漏极中；/n多个导电插塞，位于该隔离层中，且电性耦接该等金属接触物；以及/n一接触衬垫，围绕该等导电插塞。/n

【技术特征摘要】
20181120 US 62/769,848;20190701 US 16/458,8731.一种半导体装置，包括：
一基底；
一栅极，位于该基底上；
一漏极以及一源极，位于该基底上，且位于该栅极的相对两侧上；
一隔离层，位于该基底与该栅极上；
多个金属接触物，位于该栅极、该源极以及该漏极中；
多个导电插塞，位于该隔离层中，且电性耦接该等金属接触物；以及
一接触衬垫，围绕该等导电插塞。


2.如权利要求1所述的半导体装置，还包括一障壁层，位于该等导电插塞与该接触衬垫之间。


3.如权利要求1所述的半导体装置，其中该隔离层包括：
一下层介电层，位于该基底上，并围绕该栅极；以及
一上层介电层，位于该下层介电层及该栅极上。


4.如权利要求3所述的半导体装置，其中在该栅极中的该等金属接触物其中之一的一顶表面，是与该下层介电层的一上表面为共面，而在该源极与该漏极中的其余的该等金属接触物的顶表面，是与该基底的一前表面为共面。


5.如权利要求1所述的半导体装置，其中该等金属接触物为金属硅化物接触物。


6.如权利要求1所述的半导体装置，还包括：
一栅极介电质，位于该基底与该栅极之间；以及
一栅极间隙子，位于该栅极与该栅极介电质的侧壁上。


7.如权利要求1所述的半导体装置，还包括多个隔离区域，位于该基底中，以界定并电性地隔离一或多个主动区域，而该一或多个主动区域包括该栅极、该源极以及该漏极。


8.如权利要求7所述的半导体装置，其中该等隔离区域为浅沟隔离结构。


9.如权利要求1所述的半导体装置，其中该源极与该漏极为掺杂区域。


10.如权利要求1所述的半导体装置，其中该接触衬垫具有一均匀厚度。


11.一种半导体装置的制造方法，包括：
提供一基底；
在该基底上形成一栅极...

【专利技术属性】
技术研发人员：黄崇勋，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71