用于存储器操作的电路和方法技术

用于存储器操作的电路和方法。本发明专利技术提供一种存储器装置，包含：多个存储器单元；至少一个几何平均运算元，耦合到多个存储器单元中的至少两个；以及存储器状态读取器，耦合到至少一个几何平均运算元以读取多个存储器单元的存储器状态。

Circuits and methods for memory operation

【技术实现步骤摘要】
用于存储器操作的电路和方法
本公开涉及一种用以读取存储器装置的存储器单元的电路配置和方法，且更具体地说，涉及一种用以读取存储器装置的多个存储器单元的状态的电路配置和方法。
技术介绍
非易失性存储器装置通过改变构成存储器单元的电子元件的电特性来存储信息。举例来说，快速存储器通过修改存储器单元中晶体管的阈值电压来存储信息。在快速存储器中，单元中的低阈值电压可表示逻辑“0”，而高阈值电压可表示逻辑“1”。因此，为了检索存储于存储器单元中的信息，需要询问存储器单元中的电子元件的电特性。举例来说，读取快速存储器的状态涉及测量晶体管的阈值电压以确定其存储“0”还是“1”。如今，读取存储器单元的状态可具有挑战性，因为存储器单元被设计成存储若干种状态。举例来说，四层单元(quad-levelcell)存储16种不同状态。在每一单元中具有多种状态的情况下，与每一状态相关联的电特性之间的差异可能极小，且需要高精度的读取电路来解析差异。此外，电子元件的本征波动或噪声使得存储器状态的确定复杂化。举例来说，一些存储器单元包含可具有重叠的存储器状态分布的电阻开关。举例来说，在电阻存储器中，存储器状态“0”可与10Ω至20Ω分布相关联，而存储器状态“1”可与15Ω至25Ω分布相关联。这些重叠的存储器状态分布使得在从存储器单元获得重叠读数(例如18Ω)时，读取操作不可靠。在这类情形中，可能需要添加纠错电路，或在可准确地识别存储器状态之前执行多次读取操作。这些问题在非冯诺伊曼(von-Neumann)电脑架构中尤其难以解决。在冯诺伊曼架构中，存储墙使存储器与处理单元分离。此布置允许采用存储器读取技术，包含数据校正、滤波或信号放大，因为来自存储器的数据可在操作前被存取、处理且随后存储在高速缓冲存储器中以供稍后存取。然而，在非冯诺伊曼架构中，存储器与处理单元之间没有存储墙，且难以有效地校正误差或在将来自存储器装置的数据发送至处理单元之前对其进行缓冲。在非冯诺伊曼架构(例如神经启发架构)中，存储器单元紧邻处理单元放置以避免存储瓶颈。因此，没有机会有效地缓冲来自存储器的数据以用于处理单元。实际上，缓冲或校正来自存储器的数据以用于处理单元的任何尝试可导致暗中损害电脑操作的显著延迟。此外，非冯诺伊曼架构可得益于由于本征波动而在读取上具有挑战性的存储器类型。举例来说，神经启发架构将得益于使用电阻开关非易失性存储元件。这些存储元件难以读取，因为其可具有如上文所描述的存储器状态。然而，需要在神经启发架构中采用这类存储元件以促进神经网络操作的执行，因为所述存储元件类似于生物启发突触。因此，为了改进非冯诺伊曼架构，需要研发即使电阻存储元件具有重叠的存储器状态分布也能够利用所述电阻存储元件的读取电路。所公开的存储器装置、电路以及方法涉及缓解或克服上述问题中的一或多个以及现有技术中的其它问题。
技术实现思路
本公开的一个实施例涉及一种存储器装置。所述存储器装置包含：多个存储器单元；至少一个几何平均运算元，耦合到多个存储器单元中的至少两个；以及存储器状态读取器，耦合到至少一个几何平均运算元以读取多个存储器单元的存储器状态。本公开的另一方面涉及一种存储器装置。所述存储器装置包含多个非易失性存储器单元；用于通过使与所述存储器单元相关联的存储器读取电流相乘而产生第一乘积的构件；用于通过对所述第一乘积执行开方运算而产生第一方根的构件；以及用于基于对应于所述第一方根的存储器电流确定所述多个存储器单元的存储器状态的构件。本公开的另一方面涉及一种用于确定存储器状态的方法。所述方法包含获得多个存储器单元的多个存储器读取电流；基于所述多个存储器读取电流确定乘积；基于所述乘积确定方根；以及基于所述方根确定所述存储器状态。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1为根据一个实施例的示例性电子系统的示意图。图2为示例性存储器装置的示意图。图3A为第一示例性存储器电路的示意图。图3B为第二示例性存储器电路的示意图。图3C为第三示例性存储器电路的示意图。图4为第一示例性存储器读取配置的示意图。图5为第二示例性存储器读取配置的示意图。图6为根据所公开实施例的说明示例性存储器状态确定方法的流程图。图7A为不同存储器状态的累积分布函数与读取电流之间的第一示例性关系的曲线图。图7B为不同存储器状态的累积分布函数与读取电流之间的第二示例性关系的曲线图。图7C为不同存储器状态的累积分布函数与读取电流之间的第三示例性关系的曲线图。图8为不同存储器读取配置的电流分布与电流比之间的示例性关系的曲线图。附图标记说明：100：电子系统；102：中央处理单元；104：图形处理单元；106：数字信号处理器；108：多媒体处理器；110：传感器；112：图像信号处理器；114：显示器/LCD；116：导航模块；118：连接模块；120：神经处理单元；200：存储器装置；202、202(a)、202(b)、202(c)、202(d)、202(e)、202(f)、202(g)：神经元；204、204(a)、204(b)、204(c)、204(d)、204(e)、204(f)：突触；206、206(a)、206(b)、206(c)、206(d)：通信通道；310、330、360：存储器电路；312：行解码器；314：ReRAM阵列；316：ReRAM寄存器；318：数据寄存器；320：列解码器；322、530、620、622：数据总线/数据连接；324：放大器；332、346：并联-串联转换器；344：地址计数器；348：控制电路/选择晶体管；500、600：存储器读取配置；502、502(a)、…、502(z)：存储器单元；504：带通滤波器；505、505(a)、…、505(z)：滤波电路；506：min/max滤波器；508：第一级乘法电路；510：第一级方根电路；511、511(a)、…、511(y)：第一级几何平均运算元；512、512(a)、…、512(y)：第一级缓冲器电路；514：第二级乘法电路；516：第二级方根电路；517、517(a)、…、517(x)：第二级几何平均运算元；518、518(a)、…、518(x)：第二级缓冲器电路；519：汇集级；520：第三级几何平均运算元；522：第三级方根电路；523：第三级几何平均运算元；524：第三级缓冲器电路；540：读取电路；610：模拟/数字转换器；612：处理器；614：数字/本文档来自技高网...

【技术保护点】
1.一种存储器装置，包括：/n多个存储器单元；/n至少一个几何平均运算元，耦合到所述多个存储器单元中的至少两个；以及/n存储器状态读取器，耦合到所述至少一个几何平均运算元以读取所述多个存储器单元的存储器状态。/n

【技术特征摘要】
1.一种存储器装置，包括：
多个存储器单元；
至少一个几何平均运算元，耦合到所述多个存储器单元中的至少两个；以及
存储器状态读取器，耦合到所述至少一个几何平均运算元以读取所述多个存储器单元的存储器状态。


2.根据权利要求1所述的存储器装置，其中
所述至少一个几何平均运算元为第一级几何平均运算元，以及
所述存储器装置还包括：
多个第一级几何平均运算元，所述多个第一级几何平均运算元中的每一个耦合到所述多个存储器单元中的至少两个；以及
至少一个第二级几何平均运算元，耦合到所述多个第一级几何平均运算元中的至少两个，所述至少一个第二级几何平均运算元耦合到所述存储器状态读取器。


3.根据权利要求1所述的存储器装置，其中所述多个存储器单元包括可变电阻式存储器单元。


4.根据权利要求2所述的存储器装置，其中所述多个第一级几何平均运算元以及所述至少一个第二级几何平均运算元中的每一个包括互补式金属氧化物半导体平方根电路。


5.根据权利要求2所述的存储器装置，其中所述多个第一级几何平均运算元中的每一个包括：
第一级乘法电路，耦合到所述多个存储器单元中的至少两个；以及
第一级方根电路，耦合到所述第一级乘法电路。


6.根据权利要求5所述的存储器装置，其中所述至少一个第二级几何平均运算元包括：
第二级乘法电路，耦合到所述多个第一级几何平均运算元中的至少两个；以及
第二级方根电路，耦合到所述第二级乘法电路。


7.根据权利要求1所述的存储器装置，进一步包括耦合到所述存储器状态读取器的人工神经元。


8.根据权利要求7所述的存储器装置，其中
所述人工神经元占据的面积比所述多个存储器单元中的每一个大至少一百倍。


9.根据权利要求7所述的存储器装置，其中
所述人工神经元占据8000F2或更大的面积；以及
所述多个存储器单元中的每一个占据30F2或更小的面积，其中F2为表示技术节点的最小可解析特征的相对面积单位。


10.根据权利要求1所述的存储器装置，其中所述存储器状态读取器被配置成：
接收对应于基于至少一个第二级几何平均运算元的输出的存储器状态的存储器电流；
当所述存储器电流低于第一参考电流时，确定所述多个存储器单元的存储器状态处于高电阻状态；
当所述存储器电流在所述第一参考电流与第二参考电流之间，所述第二参考电流大于所述第一参考电流时，确定所述多个存储器单元处于第一中间状态；
当所述存储器电流在所述第二参考电流与第三参考电流之间，所述第三参考电流大于所述第二参考电流时，确定所述多个存储器单元处于第二中间状态；以及
当所述存储器电流超过所述第三参考电流，所述第三参考电流高于所述第一参考电流时，确定所述多个存储器单元处于低电阻状态。


11.根据权利要求10所述的存储器装置，其中所述存储器状态读取器进一步被配置成：
将所述第一参考电流选择为高于与所述高电阻状态相关联的存储器电流分布中的最大电流；以及
将所述第三参考电...

【专利技术属性】
技术研发人员：陈达，王炳琨，傅志正，吴健民，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71