阻变存储器制造技术

本实用新型专利技术公开了一种阻变存储器，包括行译码装置、列译码装置以及存储阵列，所述存储阵列包括M条字线、N条位线、N条源线以及M行、N列呈阵列排布的存储单元，还包括N个控制模块，所述列译码装置的每个位线电压输出端对应通过一个控制模块连接一条位线，每个控制模块包括电流采样单元、比较单元以及开关单元。本实用新型专利技术提供的阻变存储器，保证了器件的可靠性，不会因置位时存储电阻阻值减小导致瞬间电流急剧增大，显著提高了芯片的安全性，进而提升了芯片整体可靠性。

Resistive memory

【技术实现步骤摘要】
阻变存储器
本技术涉及存储器
，具体涉及一种阻变存储器。
技术介绍
阻变存储器(RRAM，ResistiveRandomAccessMemory)是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。图1是现有的一种阻变存储器的电路结构示意图，所述阻变存储器包括行译码装置11、列译码装置12以及存储阵列。所述存储阵列包括呈阵列排布的存储单元，每个存储单元包括选通晶体管和存储电阻，其中，所述选通晶体管的源极连接所述存储电阻的一端，位于同一行的选通晶体管的栅极连接至同一字线WL，位于同一列的选通晶体管的漏极连接至同一位线BL，位于同一列的存储电阻的另一端连接至同一源线SL。对阻变存储单元写“1”称为置位(SET)，对阻变存储单元写“0”称为复位(RESET)。与传统的浮栅型非易失性存储器类似，阻变存储器也采用电压脉冲的方式进行擦写。以图1所示的存储单元10为例，在对所述存储单元10进行置位时，通过所述行译码装置11施加3V电压至所述存储单元10连接的字线WL0，通过所述列译码装置12施加2V电压本文档来自技高网...

【技术保护点】
1.一种阻变存储器，包括行译码装置、列译码装置以及存储阵列，所述存储阵列包括M条字线、N条位线、N条源线以及M行、N列呈阵列排布的存储单元，M和N为正整数，其特征在于，还包括N个控制模块，所述列译码装置的每个位线电压输出端对应通过一个控制模块连接一条位线，每个控制模块包括电流采样单元、比较单元以及开关单元；/n所述电流采样单元连接在一个位线电压输出端和一条位线之间，用于对流过该位线的电流进行采样，并将采样获得的采样电流转换为采样电压；/n所述比较单元连接所述电流采样单元和所述开关单元，用于对参考电压和所述采样电压进行比较，在所述参考电压高于所述采样电压时向所述开关单元发送第一控制电压，否则向所...

【技术特征摘要】
1.一种阻变存储器，包括行译码装置、列译码装置以及存储阵列，所述存储阵列包括M条字线、N条位线、N条源线以及M行、N列呈阵列排布的存储单元，M和N为正整数，其特征在于，还包括N个控制模块，所述列译码装置的每个位线电压输出端对应通过一个控制模块连接一条位线，每个控制模块包括电流采样单元、比较单元以及开关单元；
所述电流采样单元连接在一个位线电压输出端和一条位线之间，用于对流过该位线的电流进行采样，并将采样获得的采样电流转换为采样电压；
所述比较单元连接所述电流采样单元和所述开关单元，用于对参考电压和所述采样电压进行比较，在所述参考电压高于所述采样电压时向所述开关单元发送第一控制电压，否则向所述开关单元发送第二控制电压；
所述开关单元连接在所述一个位线电压输出端和一条位线之间，用于在接收到所述第一控制电压时关闭所述一个位线电压输出端和一条位线之间的通路，在接收到所述第二控制电压时导通所述一个位线电压输出端和一条位线之间的通路。


2.根据权利要求1所述的阻变存储器，其特征在于，所述电流采样单元包括第一电阻、第二电阻、第三电阻、运算放大器以及PMOS管；
所述第一电阻的一端和所述第二电阻的一端连接所述列译码装置的一个位线电压输出端，所述第一电阻的另一端连接所述运算放大器的同相输入端并适于输出流入位线的电流；
所述第二电阻的另一端连接所述运算放大器的反相输入端和所述PMOS管的源极；
所述运算放大器的输出端连接所述PMOS管的栅极；
所述PMOS管的漏极连接所述第三电阻的一端并适于输出所述采样电压；
所述第三电阻的另一端接地。


3.根据权利要求1所述的阻变存储器，其特征在于，所述比较单元包括电压比较器；
所述电压比较器的反相输入端适于接收所...

【专利技术属性】
技术研发人员：张君宇，刘璟，吕杭炳，张锋，刘明，
申请(专利权)人：中国科学院微电子研究所，
类型：新型
国别省市：北京;11