一种堆叠式封装结构制造技术

技术编号:24366704 阅读:31 留言:0更新日期:2020-06-03 04:57
本实用新型专利技术公开了一种堆叠式封装结构,包括基板、半导体芯片和支撑件;基板上设有多个第一电极焊盘;多个半导体芯片依次叠放在基板上,相邻的两个半导体芯片之间相互错开,各半导体芯片露出一端的上表面分别设置有多个第二电极焊盘,每个第二电极焊盘通过引线与对应的第一电极焊盘连接;两组支撑件分别用于支撑奇数层的和偶数层的半导体芯片的悬空部,每组支撑件均包括设于半导体芯片的两侧并连接于基板上的两根立柱、以及连接在两根立柱之间并分别支撑在各半导体芯片的悬空部的下侧的若干横杆。本实用新型专利技术能够对各半导体芯片的悬空部进行支撑,防止半导体芯片发生破裂或者两半导体芯片之间的结合变弱或者失效。

A stackable packaging structure

【技术实现步骤摘要】
一种堆叠式封装结构
本技术涉及半导体封装
,具体涉及一种堆叠式封装结构。
技术介绍
半导体封装是将裸芯片放到一块起承载作用的基板上,再把管脚引出来,然后固定包装成为一个整体。由于电子设备小型化、多功能化的需求提升,半导体封装小型化、高密度的要求也逐渐提高。堆叠式封装能够满足上述要求。图1给出了一种现有的堆叠式封装结构,包括多个依次叠放在基板10上的半导体芯片20,相邻的两个半导体芯片20之间相互错开,以使相邻下层的半导体芯片20的上表面的电极焊盘22能够露出,以方便通过引线23与基板上的电极焊盘11连接,然而,由于相邻的两块半导体芯片20之间相互错开,上层的半导体芯片20的一端悬空,当将引线23附接到半导体芯片20上时,引线20会对半导体芯片20的悬空部21产生压力,另外,在半导体芯片20被包封在封模中时,也会对半导体芯片20的悬空部21产生压力,从而导致半导体芯片20发生破裂或者两层半导体芯片20之间的结合变弱或者失效。
技术实现思路
针对现有技术中的缺陷,本技术提供了一种堆叠式封装结构,以对各半导体芯片的悬空部本文档来自技高网...

【技术保护点】
1.一种堆叠式封装结构,其特征在于,包括:/n基板,所述基板上设有多个第一电极焊盘;/n半导体芯片,多个所述半导体芯片依次叠放在所述基板上,相邻的两个半导体芯片之间相互错开,以使相邻下层的半导体芯片一端的上表面露出,最底层以上的半导体芯片露出的一端形成悬空部,奇数层的半导体芯片的悬空部与偶数层的半导体芯片的悬空部分别位于两端,且奇数层的半导体芯片的悬空部对齐,偶数层的半导体芯片的悬空部对齐,各所述半导体芯片露出一端的上表面分别设置有多个第二电极焊盘,每个所述第二电极焊盘通过引线与对应的所述第一电极焊盘连接;/n支撑件,两组所述支撑件分别用于支撑奇数层的半导体芯片的悬空部和偶数层的半导体芯片的悬...

【技术特征摘要】
1.一种堆叠式封装结构,其特征在于,包括:
基板,所述基板上设有多个第一电极焊盘;
半导体芯片,多个所述半导体芯片依次叠放在所述基板上,相邻的两个半导体芯片之间相互错开,以使相邻下层的半导体芯片一端的上表面露出,最底层以上的半导体芯片露出的一端形成悬空部,奇数层的半导体芯片的悬空部与偶数层的半导体芯片的悬空部分别位于两端,且奇数层的半导体芯片的悬空部对齐,偶数层的半导体芯片的悬空部对齐,各所述半导体芯片露出一端的上表面分别设置有多个第二电极焊盘,每个所述第二电极焊盘通过引线与对应的所述第一电极焊盘连接;
支撑件,两组所述支撑件分别用于支撑奇数层的半导体芯片的悬空部和偶数层的半导体芯片的悬空部,每组所述支撑件均包括设于半导体芯片的两侧并连接于基板上的两根立柱、以及连接在两根所述立柱之间并分别支撑在各半导体芯片的悬空部的下侧的若干横杆。


2.根据权利要求1所述的堆叠式封装结构,其特征在于,所述立柱由若干短节拼接而成,每条...

【专利技术属性】
技术研发人员:周峰
申请(专利权)人:江苏爱矽半导体科技有限公司
类型:新型
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1