半导体装置及其制造方法制造方法及图纸

一种半导体装置及其制造方法，其中半导体装置的制造方法包括形成第一导电部件于介电层内。选择性地回蚀第一导电部件。形成蚀刻停止层于第一导电部件和介电层上，蚀刻停止层在第一导电部件上的高度与在介电层上的高度不同。图案化蚀刻停止层以暴露出第一导电部件的顶表面。横向蚀刻蚀刻停止层。在第一导电部件上沉积导电材料以形成第二导电部件。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术实施例涉及半导体技术，且特别涉及一种具有改进的电性连接的半导体装置及其制造方法。
技术介绍
集成电路(IC)工业经历了指数级的发展。IC材料和设计的技术进步已经产生了好几代IC，其中每一代都比上一代具有更小，更复杂的电路。在IC发展的过程中，功能密度(即每个芯片面积的互连装置的数量)通常增加而几何尺寸(即可以使用制造工艺产生的最小元件(或线))减小。这种尺寸缩小的工艺通常会带来好处，例如提高生产效率及降低相关成本。尺寸缩小还增加了IC工艺和制造的复杂度，而为了实现这些进步，需要在IC工艺和制造中进行类似的发展。例如，随着互连线的宽度持续缩小，导孔底部阻挡层与金属导体之间的接触面积变得越来越小，这导致导孔与金属导体之间的接触电阻更高。尤其是随着技术节点的缩小，更希望降低这种接触电阻。
技术实现思路
一种半导体装置制造方法，包括：形成第一导电部件于介电层内。选择性地回蚀第一导电部件。形成蚀刻停止层于第一导电部件和介电层上，蚀刻停止层在第一导电部件上的高度与在介电层上的高度不同。图案化蚀刻停止层以暴露出第一导电部件的顶表面。横向蚀刻蚀刻停止层。在第一导电部件上沉积导电材料以形成第二导电部件。一种半导体装置制造方法，包括：执行第一蚀刻工艺以图案化介电层并暴露接触蚀刻停止层。执行第二蚀刻工艺以除去蚀刻停止层并暴露下方部件的顶表面。执行第三蚀刻工艺以横向凹蚀蚀刻停止层，并在下方部件上沉积导电材料，以形成与下方部件直接接触的导电部件。一半导体装置包括：第一导电部件，其嵌入在第一介电层中，使得第一介电层的顶表面高于第一导电部件的顶表面。接触蚀刻停止层(CESL)设置在第一介电层上。第二导电部件嵌入在第二介电层中。第二介电层设置在CESL上，并且第二导电部件延伸穿过CESL并与第一导电部件直接接触。附图说明通过以下的详细描述配合说明书附图，可以更加理解本文实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地放大或缩小。图1A、图1B、图1C、图1D、图1E、图1F、图1G到图1H是根据本文描述的原理的一实施例所示出在两个导电部件之间形成改进的电性连接的说明性工艺的图。图2A到图2B是根据本文描述的原理的一实施例所示出各种下方的部件的图。图3是根据本文描述的原理的一实施例所示出形成在下方的部件上的导电部件的更多细节的图。图4是根据本文描述的原理的一实施例所示出用于在两个导电部件之间形成改进的电性连接的说明性的方法的流程图。图5是根据本文描述的原理的一实施例所示出用于在两个导电部件之间形成改进的电性连接的说明性方法的流程图。附图标记说明：102～介电层；104～导电部件；106～蚀刻工艺；108～沉积工艺；110～CESL；112～介电层；114～蚀刻工艺；115～沟槽；116～蚀刻工艺；118～蚀刻工艺；120～沉积工艺；122～导电部件；202～栅极装置；204～栅极装置；302～上部；304～中间部；306～下部；308～宽度；310～宽度；312～宽度；400～方法；402-412～流程；500～方法；502-508～流程。具体实施方式以下内容提供了很多不同的实施例或范例，用于实现本专利技术实施例的不同部件。组件和配置的具体实施例或范例描述如下，以简化本专利技术实施例。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例来说，元件尺寸并未限于所公开的范围或数值，而可取决于工艺条件及/或装置期望的特性。再者，叙述中若提及第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接点的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接点的实施例。另外，本专利技术实施例可能在许多范例中重复元件符号及/或字母。这些重复是为了简化和清楚的目的，其本身并非代表所讨论各种实施例及/或配置之间有特定的关系。再者，此处可能使用空间上的相关用语，例如“在……之下”、“在……下方”、“下方的”、“在……上方”、“上方的”和其他类似的用语可用于此，以便描述如图所示的一元件或部件与其他元件或部件之间的关系。此空间上的相关用语除了包含附图示出的方位外，也包含使用或操作中的装置的不同方位。当装置被转至其他方位时(旋转90度或其他方位)，则在此所使用的空间相对描述可同样依旋转后的方位来解读。如上所述，集成电路的缩小也增加了IC工艺和制造的复杂性，并且为了实现这些进步，在IC工艺和制造中需要进行类似的发展。例如，随着互连线的宽度持续缩小，导孔底层和金属导体之间的接触面积变得越来越小，这导致导孔和金属导体之间的接触电阻更高。尤其是随着技术节点的缩小，更希望降低这种接触电阻。根据本文所述的原理，在沉积用于导电部件之一的材料之前，通过在蚀刻停止层上进行横向凹蚀来改善两个导电部件之间的连接。这增加了两个导电部件之间的接触面积，因此减小了接触电阻。在一实施例中，在第一介电层(例如，层间介电质(InterlayerDielectric，ILD)层)内形成第一导电部件之后，执行选择性的蚀刻工艺以选择性地回蚀第一导电部件。接着，形成蚀刻停止层于第一导电部件及第一介电层上。然后形成第二介电层于蚀刻停止层上。然后图案化第二介电层和蚀刻停止层以暴露第一导电部件。然后，执行横向蚀刻工艺以横向蚀刻蚀刻停止层。在横向蚀刻工艺之后，形成上方导电部件于导电部件上。因为在横向蚀刻工艺期间对蚀刻停止层进行了横向蚀刻，所以下方的导电部件与新形成的导电部件之间具有更多的接触面积。这降低了下方的导电部件与新形成的导电部件之间的接触电阻。本文说明的原理也提供其他优点。例如，蚀刻停止层的拐角(corner)保护了下方的导电部件和上方的导电部件之间的桥接。此外，由于下方的导电部件的一部分被上方的导电部件替代，因此可以减小片电阻。图1A至图1H示出用于在两个导电部件之间形成改进的电性连接的说明性工艺。图1A显示形成在例如层间介电质(ILD)层的介电层内的导电部件104。介电层102可以由例如氮化硅的氮化物材料制成。介电层102可以形成在半导体基板上。半导体基板可以是硅基板。然而，在一些实施例中，基板可以是硅锗基板。其他类型的半导体基板也可以考虑使用。在一实施例中，导电部件104可以是导孔接点。导孔接点是将接点(例如栅极接点或源极/漏极接点)连接到上方的导电部件(例如金属互连)的导电结构。在一些实施例中，导电部件104可以是连通到下方的金属互连层的导孔。其他类型的导电结构也可以被考虑。导电部件可以包括金属材料，例如铜、钴、镍、钨或钌等。导电部件104可以多种方式中的一种来形成。在一实施例中，将光微影图案化工艺(photolith本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，包括：/n形成一第一导电部件于一介电层内；/n选择性地回蚀该第一导电部件；/n形成一蚀刻停止层于该第一导电部件和该介电层上，该蚀刻停止层在该第一导电部件上的高度与在该介电层上的高度不同；/n图案化该蚀刻停止层以暴露出该第一导电部件的一顶表面；/n横向蚀刻该蚀刻停止层；以及/n在该第一导电部件上沉积一导电材料以形成一第二导电部件。/n

【技术特征摘要】
20181126 US 62/771,401;20190401 US 16/371,7801.一种半导体装置的制造方法，包括：
形成一第一导电部件于一介电层内；
选择性地回蚀该第一...

【专利技术属性】
技术研发人员：蔡国强，陈志辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71