半导体装置的形成方法制造方法及图纸

一种半导体装置的形成方法包括沉积硬掩模层于金属层之上；沉积第一图案化层于硬掩模层之上；形成第一组侧壁间隔物于第一图案化层的部件的侧壁上；形成第二组侧壁间隔物于第一组侧壁间隔物的侧壁上；移除第一组侧壁间隔物；以及进行反应离子蚀刻工艺以图案化通过第一图案化层及第二组侧壁间隔物露出的金属层的部分。

Forming method of semiconductor device

【技术实现步骤摘要】
半导体装置的形成方法
本专利技术实施例涉及一种半导体装置的形成方法，且特别有关于一种包括图案化金属层的方法。
技术介绍
半导体集成电路(integratedcircuit，IC)工业经历了指数级成长。集成电路材料及设计的技术进步产生了集成电路世代，其中每一世代相较于先前的世代具有更小以及更复杂的电路。在集成电路发展的过程中，功能密度(即每一芯片面积的内连元件数目)通常增加，此时几何尺寸(即可使用制造工艺创造的最小元件(或线))减少。这种按比例缩小的工艺通常通过提高生产效率以及降低相关成本提供好处。这样的按比例缩小的工艺亦增加了集成电路结构(例如三维晶体管)及工艺的复杂度，以及为了实现这些进步，需要集成电路工艺和制造相似的发展。例如，当元件尺寸持续减少时，元件效能(例如与各种缺陷相关的元件效能衰减)及场效晶体管的制造成本变得更具挑战性。虽然现有的方法对于原目的来说已经足够，其并非在各个面向皆令人满意。
技术实现思路
本专利技术实施例包括一种半导体装置的形成方法，包括沉积硬掩模层于金属层之上；沉积第一图案化层于硬掩模层之上；形成第一组侧壁间隔物于第一图案化层的部件的侧壁上；形成第二组侧壁间隔物于第一组侧壁间隔物的侧壁上；移除第一组侧壁间隔物；以及进行反应离子蚀刻工艺以图案化通过第一图案化层及第二组侧壁间隔物露出的金属层的部分。附图说明以下将配合说明书附图详述本专利技术实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本专利技术实施例的技术特征。图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图及1I是根据本文所述原理的一范例示出以双间隔物工艺图案化金属层。图2A及图2B是根据本文所述原理的一范例示出图1A至图1I所述的工艺中所形成图案的上视图。图3A及图3B是根据本文所述原理的一范例示出说明性的切割部件。图4是根据本文所述原理的一范例示出以双间隔物工艺图案化金属层说明性的方法的流程图。图5是根据本文所述原理的一范例示出以双间隔物工艺图案化金属层说明性的方法的流程图。附图标记说明：101～工件102～金属层102a～标准尺寸部件102b～较大尺寸部件102c～虚置部件102d～光学近接修正虚置部件104～硬掩模层105～第一间隔物沉积工艺106～第一图案化层107～第二间隔物沉积工艺108、108a～部件108b～虚置部件109～移除工艺110～第一型间隔物111～图案化工艺112～第二型间隔物112a～部件113～移除工艺114～钴层115～钴沉积工艺116～层间介电层117～化学机械研磨工艺202～切割部件302～切割部件304～真实部件306～虚置部件400～方法402、404、406、408、410、412～工艺500～方法502、504、506、508、510～工艺具体实施方式以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本专利技术实施例叙述了一第一特征部件形成于一第二特征部件之上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。此外，其中可能用到与空间相对用词，例如「在…下方」、「下方」、「较低的」、「上方」、「较高的」及类似的用词，这些空间相对用词为了便于描述图示中一个(些)元件或特征部件与另一个(些)元件或特征部件之间的关系，这些空间相对用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相对形容词也将依转向后的方位来解释。本专利技术实施例通常与半导体元件及其制造方法相关，且更具体地与集成电路的后段工艺(back-end-of-line，BEOL)部分中图案化膜层相关。集成电路的后段工艺部分提供了晶体管及其他在基板上形成的电路元件之间的电性连接。通常而言，后段工艺以多重内连膜层制成。一些膜层具有细长金属内连部件。其他膜层包括导孔，其连接上层的金属部件至下层的金属部件。制造每一金属内连层通常涉及多重掩模以图案化单一膜层。然而，根据本文所述原理，可实现以减少的掩模数目(在一些例子中为单一掩模)有效制造金属内连线的技术。在本文所述原理的一范例中，放置硬掩模于将图案化的金属层之上。接着，形成第一图案化层于硬掩模层之上。接着施以第一间隔物沉积工艺以形成第一型间隔物于第一图案化层的部件的侧壁上。接着施以第二间隔物沉积工艺以形成第二型间隔物于第一型间隔物露出的侧壁上。接着，移除第一型间隔物。接着以使用干蚀刻工艺例如反应离子蚀刻工艺转移第一图案化层及第二型侧壁间隔物所形成的图案至金属层。使用本文所述的双间隔物技术，因为此技术涉及使用较少掩模，可以低成本有效地图案化金属层。图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图及1I示出以双间隔物工艺图案化金属层。图1A示出形成金属层102于工件101之上。工件可为例如先前形成的内连层。在一些范例中，若金属层102为后段工艺的第一内连层，那么工件101可为接点层或集成电路的前段工艺(front-end-of-line，FEOL)部分。金属层102可以各金属材料制成。在一范例中，金属层102包括铜。在一范例中，金属层102包括钌。亦可使用其他导电材料代替金属层102。硬掩模层104位于金属层的顶部。在一范例中，金属层包括氮化物材料。在一范例中，硬掩模层包括多膜层。例如，硬掩模层104可包括第一四乙氧基硅烷/氧化物层，接着为氮化物层(例如氮化钛)，接着为第二四乙氧基硅烷/氧化物层。接着形成第一图案化层106于硬掩模层104之上。可通过光刻工艺形成第一图案化层106。例如，可沉积第一图案化层的材料于硬掩模层104之上。接着，可沉积光刻胶材料于第一图案化层的材料之上。接着可通过掩模曝光光刻胶材料于光源。取决于掩模的类型，光刻胶露出于光源的部分可变得可溶或不可溶于显影溶液。接着以显影溶液显影光刻胶，因而使第一图案化层的材料的一部分露出。接着，使用蚀刻工艺例如干蚀刻工艺以移除第一图案化层的材料的露出部分以形成图案化层106。图案化层106包括数个部件108。这些部件可为不同的尺寸，例如，图案化层的许多部件108可为标准尺寸。然而，一些部件108a可为较大的尺寸(例如部件108尺寸的两倍)。亦可使用其他尺寸之间的关系。在一些例子中，图案化层106的图案可包括虚置部件108b。可以光学近接本文档来自技高网...

【技术保护点】
1.一种半导体装置的形成方法，包括：/n沉积一硬掩模层于一金属层之上；/n沉积一第一图案化层于该硬掩模层之上；/n形成一第一组侧壁间隔物于该第一图案化层的部件的侧壁上；/n形成一第二组侧壁间隔物于该第一组侧壁间隔物的侧壁上；/n移除该第一组侧壁间隔物；以及/n进行一反应离子蚀刻工艺以图案化通过该第一图案化层及该第二组侧壁间隔物露出的该金属层的部分。/n

【技术特征摘要】
20181126 US 62/771,506;20190819 US 16/543,8141.一种半导体装置的形成方法，包括：
沉积一硬掩模层于一金属层之上；
沉积一第一图案...

【专利技术属性】
技术研发人员：廖御杰，庄正吉，吴佳典，杨岱宜，陈欣苹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71