一种多晶元叠封存储器及其输出同步方法技术

本发明专利技术提出了一种多晶元叠封存储器及其输出同步方法。多晶元叠封存储器包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。本发明专利技术的多晶元叠封存储器及其输出同步方法结构简单，容易实现，稳定可靠。

A multicrystalline stacked memory and its output synchronization method

【技术实现步骤摘要】
一种多晶元叠封存储器及其输出同步方法
本专利技术涉及存储器
，尤其涉及一种多晶元叠封存储器及其输出同步方法。
技术介绍
随着存储器的芯片集成度越来越高，对外围元器件的封装要求也提出了更高的要求，从而催生了多晶元叠封技术。目前，存储器的多晶元叠封技术主要有以下三种：一是将多颗芯片叠封在一起，该多颗芯片采用多种片选信号，主机通过不同片选信号选择不同的芯片进行操作和访问；如图1所示，图1示出了采用多种片选信号的多颗芯片的一种实施例的叠封结构示意图。芯片Die0#和芯片Die1#叠封在一起；芯片Die0#具有引脚CS0#，芯片Die1#具有引脚CS1#。主机通过与芯片Die0#对应的片选信号从引脚CS0#操作和访问芯片Die0#；主机通过与芯片Die1#对应的片选信号从引脚CS1#操作和访问芯片Die1#。二是将多颗芯片叠封在一起，该多颗芯片采用相同的片选信号，主机通过发送选择不同芯片的指令选择不同的芯片进行操作和访问；如图2所示，图2示出了采用相同片选信号的多颗芯片的一种实施例的叠封结构示意图。芯片Die0#和芯片Die本文档来自技高网...

【技术保护点】
1.一种多晶元叠封存储器，其特征在于，包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；/n多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。/n

【技术特征摘要】
1.一种多晶元叠封存储器，其特征在于，包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；
多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。


2.根据权利要求1所述的多晶元叠封存储器，其特征在于，每个芯片(100)均包括晶体管(NM1)，晶体管(NM1)的源极接地；晶体管(NM1)的漏极与所述芯片(100)的SYNC_PAD引脚电性连接；晶体管(NM1)的漏极还分别连接有上拉电阻电路(110)和IO引脚；芯片(100)的晶体管(NM1)的栅极，用于获取表征该芯片(100)工作状态并根据芯片(100)工作状态导通或关断芯片(100)的开关信号；芯片(100)工作状态包括空闲状态或忙碌状态。


3.根据权利要求2所述的多晶元叠封存储器，其特征在于，上拉电阻电路(110)包括上拉电阻(Res_pullup)和电源端；芯片(100)的晶体管(NM1)的漏极经上拉电阻(Res_pullup)与电源端连接。


4.一种多晶元叠封存储器的输出同步方法，其...

【专利技术属性】
技术研发人员：温靖康，
申请(专利权)人：深圳市芯天下技术有限公司，
类型：发明
国别省市：广东;44