数字支持的闪存刷新制造技术

描述了一种方法，所述方法包括以下步骤：响应于定时器到期，从定时器向电路传输信号；响应于接收到信号，由电路检索（i）存储在模拟阵列中的第一值，和（ii）存储在数字非易失性存储器中的第二值；由电路执行包括第一值和第二值的比较的操作；由电路分析比较结果，以确定误差是否大于或等于预定义阈值；响应于确定所述误差大于或等于预定义阈值，由电路发起利用第二值对模拟阵列进行重新编程的操作。

【技术实现步骤摘要】
【国外来华专利技术】数字支持的闪存刷新优先权本申请要求于2018年8月17日提交的美国专利申请No.16/104，788以及2017年8月17日提交的题为“DigitalBackedFlashRefresh”的美国临时专利申请No.62/547，007的优先权权益，特此通过引用将所述申请在其整体上并入本申请中。
本公开的实施例涉及神经形态计算的领域。更具体地，本公开的实施例涉及用于利用存储在数字非易失性存储器设备中的值对模拟阵列进行重新编程的系统和方法。
技术介绍
传统的中央处理单元“CPU”基于“计时时间”处理指令。具体地，CPU操作使得以规律的时间间隔传输信息。基于互补金属氧化物半导体“CMOS”技术，可以利用每管芯多于50亿个晶体管来制造硅基芯片，所述管芯具有与10nm一样小的特征。CMOS技术中的进步已经发展为并行计算的进步，并行计算无所不在地用于包含多个处理器的个人计算机和蜂窝电话中。然而，随着机器学习对于包括生物信息学、计算机视觉、视频游戏、市场营销、医学诊断、在线搜索引擎等的众多应用而言正变得普遍，传统的CPU经常不能在保持低功耗的同时供应足够量的处理能力。特别地，机器学习是计算机科学的子部分，其针对具有从数据中学习并且关于数据做出预测的能力的软件。此外，机器学习的一个分支包括深度学习，其针对利用深度（多层）神经网络。当前，正在进行研究以开发深度神经网络的直接硬件实现方式，其可以包括尝试对“硅”神经元进行仿真（例如，“神经形态计算”）的系统。神经形态芯片（例如，被设计用于神经形态计算的硅计算芯片）通过使用以非均匀间隔传输的电流脉冲串而并行处理指令（例如，与传统的顺序计算机相反）来操作。作为结果，神经形态芯片对于处理信息、特别是人工智能（AI）算法而言需要少得多的功率。为了实现这点，神经形态芯片可能包含与传统处理器的五倍一样之多的晶体管，而消耗少至1/2000的功率。因此，神经形态芯片的开发针对提供一种具有巨大处理能力的芯片，所述芯片比常规处理器消耗少得多的功率。此外，神经形态芯片被设计成支持在复杂和非结构化数据的上下文中的动态学习。当利用模拟阵列时，存储在其上的值可能易受泄漏或漂移的影响，这可能引起输出电压中的误差。具体地，电流泄漏可能被引入模拟阵列的电路，这可能引起输出处的电压漂移。本文中提供的是用于检测电流泄漏或电压漂移并作为响应来对模拟阵列进行重新编程的系统和方法。
技术实现思路
本文中公开的是执行数字支持的闪存刷新的方法。尽管下面的描述包含许多具体特征，但是这些具体特征不应当被解释为限制本专利技术的范围，而应当被解释为仅仅提供本专利技术的一些目前优选的实施例的说明。在其范围内的各种其他实施例是可能的。因而，本专利技术的范围应当不由说明的实施例、而是由所附权利要求及其等同物来确定。在许多实施例中，所述方法包括：响应于定时器到期，从定时器向电路传输信号；响应于接收到信号，由电路检索存储在模拟阵列中的第一值和存储在数字非易失性存储器中的第二值；由电路执行包括第一值和第二值的比较的操作；由电路分析比较结果，以确定误差是否大于或等于预定义阈值；响应于确定所述误差大于或等于预定义阈值，由电路发起利用第二值对模拟阵列进行重新编程的操作。另外的实施例包括定时器，所述定时器被配置成以周期性间隔到期。附加实施例包括间隔，所述间隔从一分钟、两分钟、一小时、二十四小时或一周的集合中被选择。再另外的实施例包括间隔，所述间隔被动态生成。再附加的实施例包括误差，所述误差包括第一值中的一个或多个与第二值的对应值之间的差异。更多的实施例包括阈值，所述阈值包括预定义百分比。再更多的实施例包括阈值百分比，所述阈值百分比在存储于数字非易失性存储器中的值的百分之九十与百分之一百一十之间。再又另外的实施例包括误差，所述误差具有在存储于数字非易失性存储器中的对应范围之外的第一值的数量。再又附加的实施例包括阈值，所述阈值具有第一值的阈值数量或第一值的预定义阈值百分比。许多更多的实施例实施例包括作为后台刷新执行的对模拟阵列的重新编程。多个实施例包括后台刷新，所述后台刷新具有包括以下各项的操作：利用存储在数字非易失性存储器中的第二值对复制模拟阵列进行编程，以及利用复制模拟阵列替换模拟阵列。甚至更多的实施例包括具有预定义容量的模拟阵列，并且后台刷新包括包含以下各项的操作：利用存储在数字非易失性存储器中的第二值的部分对模拟阵列的单元存储体进行编程，所述单元存储体和第二值的所述部分具有是总模拟阵列的大小的因子的相等大小。另一另外的实施例包括由微控制器执行的重新编程的操作。另一这样的实施例包括由状态机执行的重新编程的操作。又另外的实施例包括在第二值的检索之前的第一值的检索。又附加的实施例包括在第一值的检索之前的第二值的检索。一些实施例包括第一值和第二值的并发检索。某些实施例包括作为内部数字非易失性存储器的数字非易失性存储器。某些附加实施例包括作为外部数字非易失性存储器的数字非易失性存储器。另外的附加实施例包括作为内部数字非易失性存储器和外部数字非易失性存储器的组合的数字非易失性存储器。附图说明在附图的各图中，通过示例的方式而非通过限制的方式图示了本公开的实施例，其中同样的引用指示类似的元件，并且其中：图1提供了图示根据一些实施例的用于设计和更新神经形态集成电路“IC”的系统100的示意图；图2提供了图示根据一些实施例的模拟乘法器阵列的示意图；图3提供了图示根据一些实施例的模拟乘法器阵列的示意图；图4提供了图示根据一些实施例的模拟乘法器阵列的无偏置、二象限乘法器的示意图；图5提供了用于对模拟闪存/乘法器阵列进行重新编程的系统的一个示例性实施例的框图，该框图包括图示模拟闪存/乘法器阵列的示意图；以及图6提供了用于响应于利用存储在模拟阵列内的值检测到误差而对模拟阵列内的值进行重新编程的示例性方法的图示。具体实施方式术语在以下描述中，某个术语用于描述本专利技术的特征。例如，在某些情形下，术语“逻辑”可以代表被配置成执行一个或多个功能的硬件、固件和/或软件。作为硬件，逻辑可以包括具有数据处理或存储功能性的电路。这样的电路的示例可以包括但不限于或局限于微处理器、一个或多个处理器核心、可编程门阵列、微控制器、控制器、专用集成电路、无线接收器、发射器和/或收发器电路、半导体存储器或组合逻辑。术语“过程”可以包括计算机程序的实例（例如，指令的集合，其在本文中也被称为应用）。在一个实施例中，过程可以包括在并发执行的一个或多个线程（例如，每个线程可以正并发执行相同或不同的指令）中。术语“处理”可以包括执行二进制或脚本，或者启动其中处理对象的应用，其中启动应当被解释为将应用置于打开状态中，并且在一些实现方式中执行以人类与应用交互为典型的动作的仿真。术语“对象”一般指代数据的集合——无论是在传输中（例如通本文档来自技高网...

【技术保护点】
1.一种方法，包括：/n响应于定时器到期，从定时器向电路传输信号；/n响应于接收到信号，由电路检索：/n存储在模拟阵列中的第一值；和/n存储在数字非易失性存储器中的第二值；/n由电路执行包括第一值和第二值的比较的操作；/n由电路分析比较结果，以确定误差是否大于或等于预定义阈值；/n响应于确定所述误差大于或等于预定义阈值，由电路发起利用第二值对模拟阵列进行重新编程的操作。/n

【技术特征摘要】
【国外来华专利技术】20170817 US 62/5470071.一种方法，包括：
响应于定时器到期，从定时器向电路传输信号；
响应于接收到信号，由电路检索：
存储在模拟阵列中的第一值；和
存储在数字非易失性存储器中的第二值；
由电路执行包括第一值和第二值的比较的操作；
由电路分析比较结果，以确定误差是否大于或等于预定义阈值；
响应于确定所述误差大于或等于预定义阈值，由电路发起利用第二值对模拟阵列进行重新编程的操作。


2.根据权利要求1所述的方法，其中，定时器被配置成以周期性间隔到期。


3.根据权利要求1所述的方法，其中所述间隔可以从包括以下各项的集合中选择：一分钟、两分钟、一小时、二十四小时或一周。


4.根据权利要求2所述的方法，其中动态生成所述间隔。


5.根据权利要求1所述的方法，其中，所述误差包括第一值中的一个或多个与第二值的对应值之间的差异。


6.根据权利要求5所述的方法，其中所述阈值包括预定义百分比。


7.根据权利要求6所述的方法，其中阈值百分比在存储于数字非易失性存储器中的值的百分之九十与百分之一百一十之间。


8.根据权利要求1所述的方法，其中所述误差包括在存储于数字非易失性存储器中的对应范围之外的第一值的数量。


9.根据权利要求8所述的方法，其中所述阈值包括第一值的阈值数量或第一值的预定义阈值百分比。
<...

【专利技术属性】
技术研发人员：KF布什，JH霍利曼三世，P沃伦坎普，SW贝利，
申请(专利权)人：森田公司，
类型：发明
国别省市：美国;US