脉冲宽度调制的乘法器制造技术

本文中公开的是一种神经形态集成电路，其在许多实施例中包括：在所述集成电路的存储器扇区中的乘法器阵列中被布置的神经网络，以及乘法器阵列的多个乘法器，其乘法器至少包括：被配置成存储神经网络的突触权重的一个基于晶体管的单元；被配置成接受乘法器的数字输入脉冲的输入；被配置成提供乘法器的数字输出脉冲的输出；以及电荷积分器，其中电荷积分器被配置成在输入脉冲中的一输入脉冲的输入脉冲宽度之上对与所述一输入脉冲相关联的电流进行积分，并且其中乘法器被配置成提供输出脉冲中具有与输入脉冲宽度成比例的输出脉冲宽度的一输出脉冲。

【技术实现步骤摘要】
【国外来华专利技术】脉冲宽度调制的乘法器优先权本申请要求于2018年8月10日提交的美国专利申请No.16/101,280以及2017年8月11日提交的题为“Pulse-WidthModulatedMultiplier”的美国临时专利申请No.62/544,574的优先权权益，特此通过引用将所述申请在其整体上并入本申请中。
本公开的实施例涉及神经形态计算领域。更具体地，本公开的实施例涉及用于过冲补偿的系统和方法。
技术介绍
传统的中央处理单元（“CPU”）基于“计时时间”处理指令。具体地，CPU操作使得以规律的时间间隔传输信息。基于互补金属氧化物半导体（“CMOS”）技术，可以利用每管芯多于50亿个晶体管来制造硅基芯片，所述管芯具有与10nm一样小的特征。CMOS技术中的进步已经发展为并行计算的进步，并行计算无所不在地用于包含多个处理器的个人计算机和蜂窝电话中。然而，随着机器学习对于包括生物信息学、计算机视觉、视频游戏、市场营销、医学诊断、在线搜索引擎等的众多应用而言正变得普遍，传统的CPU经常不能在保持低功耗的同时供应足够量的处理能力。特别地，机器学习是计算机科学的子部分，其针对具有从数据中学习并且关于数据做出预测的能力的软件。此外，机器学习的一个分支包括深度学习，其针对利用深度（多层）神经网络。目前，正在进行研究以开发深度神经网络的直接硬件实现方式，其可以包括尝试对“硅”神经元进行仿真（例如，“神经形态计算”）的系统。神经形态芯片（例如，被设计用于神经形态计算的硅计算芯片）通过使用以非均匀间隔传输的电流脉冲串而并行处理指令（例如，与传统的顺序计算机相反）来操作。作为结果，神经形态芯片对于处理信息、特别是人工智能（“AI”）算法而言需要少得多的功率。为了实现此，神经形态芯片可能包含如与传统处理器一样多的五倍之多的晶体管，而消耗少直至1/2000的功率。因此，神经形态芯片的开发针对提供一种具有巨大处理能力的芯片，所述芯片比常规处理器消耗少得多的功率。此外，神经形态芯片被设计成支持在复杂和非结构化数据的上下文中的动态学习。本文中公开的是用于脉冲宽度调制的乘法器的系统和方法。
技术实现思路
本文中公开的是一种神经形态集成电路，其在许多实施例中包括：在所述集成电路的存储器扇区中的乘法器阵列中被布置的神经网络，以及乘法器阵列的多个乘法器，其乘法器至少包括：被配置成存储神经网络的突触权重的一个基于晶体管的单元；被配置成接受乘法器的数字输入脉冲的输入；被配置成提供乘法器的数字输出脉冲的输出；以及电荷积分器，其中电荷积分器被配置成在输入脉冲中的一输入脉冲的输入脉冲宽度之上对与所述一输入脉冲相关联的电流进行积分，并且其中乘法器被配置成提供输出脉冲中具有与输入脉冲宽度成比例的输出脉冲宽度的一输出脉冲。在另外的实施例中，所述多个乘法器的输入脉冲的输入和所述多个乘法器的输出脉冲的输出向神经网络提供神经网络的层之间的数字路由。在另一个实施例中，基于晶体管的单元包括两个晶体管。在再另外的实施例中，所述两个晶体管包括一个正晶体管和一个负晶体管。在再一个实施例中，响应于近似为零的数字输入值，正晶体管或负晶体管的功耗近似为零。在又另外的实施例中，响应于近似为零的突触权重值，正晶体管或负晶体管的功耗近似为零。再次在另外的实施例中，乘法器还被配置成响应于输入积分电压和输入斜坡电压来提供输出脉冲。在另外的附加实施例中，乘法器是二象限乘法器。在另一个附加实施例中，二象限乘法器包括正电压输入和负电压输入，可以通过如下方式利用所述正电压输入和负电压输入进行擦除：通过对正输入电压和负输入电压进行编程，来将基于晶体管的单元设置为极端突触权重值。在再又另外的实施例中，响应于负电压输入中大于初始编程的突触权重值的突触权重值，通过利用增加的突触权重值对正输入电压进行重新编程，可以在二象限乘法器中补偿过冲。在再又一个实施例中，电荷积分器基于与信号定时相关联的输入脉冲宽度和与突触权重值相关联的电流的乘法来输出电压。在再又一个实施例中，集成电路被配置成靠电池功率操作。另外的实施例包括如下方法：利用积分器在多个数字输入脉冲中的一数字输入脉冲的输入脉冲宽度之上对与所述一数字输入脉冲相关联的电流进行积分，以及利用乘法器提供多个数字输出脉冲中的一数字输出脉冲，所述数字输出脉冲具有与输入脉冲宽度成比例的输出脉冲宽度，其中乘法器是神经形态集成电路的存储器扇区中的乘法器阵列的多个乘法器中的一个，并且其中乘法器至少包括：一个基于晶体管的单元，其被配置成存储神经网络的多个突触权重中的一突触权重，所述神经网络被布置在乘法器阵列中；被配置成接受乘法器的输入脉冲的输入；被配置成提供乘法器的输出脉冲的输出；以及电荷积分器。附加实施例包括神经网络的层之间的数字路由，其中所述多个乘法器的输入脉冲的输入和所述多个乘法器的输出脉冲的输出向神经网络提供神经网络的层之间的数字路由。另外的实施例包括基于晶体管的单元，所述基于晶体管的单元包括两个晶体管。再另外的实施例包括由一个正晶体管和一个负晶体管组成的基于晶体管的单元的两个晶体管。附加实施例包括响应于近似为零的数字输入电流值，正晶体管或负晶体管的功耗近似为零。又附加的实施例包括响应于近似为零的突触权重值，正晶体管或负晶体管的功耗近似为零。又另外的实施例包括由二象限乘法器组成的乘法器。附加的另外的实施例包括由正电压输入和负电压输入组成的二象限乘法器，可以通过如下方式利用所述正电压输入和负电压输入进行擦除：通过对正输入电压和负输入电压进行编程，来将基于晶体管的单元设置为极端突触权重值。附图说明在附图的各图中，通过示例的方式而非通过限制的方式图示了本公开的实施例，其中同样的引用指示类似的元件，并且其中：图1提供了图示根据一些实施例的用于设计和更新神经形态集成电路（“IC”）的系统100的示意图。图2提供了图示根据一些实施例的模拟乘法器阵列的示意图。图3提供了图示根据一些实施例的模拟乘法器阵列的示意图。图4提供了图示根据一些实施例的模拟乘法器阵列的无偏置、二象限乘法器的示意图。图5提供了图示根据一些实施例的具有输入脉冲宽度的输入脉冲到具有输出脉冲宽度的输出脉冲的转换的示意图。图6提供了图示根据一些实施例的用于将输入脉冲转换成输出脉冲的乘法器的电荷积分器的示意图。具体实施方式术语在以下描述中，某个术语用于描述本专利技术的特征。例如，在某些情形下，术语“逻辑”可以代表被配置成执行一个或多个功能的硬件、固件和/或软件。作为硬件，逻辑可以包括具有数据处理或存储功能性的电路。这样的电路的示例可以包括但不限于或局限于微处理器、一个或多个处理器核心、可编程门阵列、微控制器、控制器、专用集成电路、无线接收器、发射器和/或收发器电路、半导体存储器或组合逻辑。术语“过程”可以包括计算机程序的实例（例如，指令的集合，其在本文中也被本文档来自技高网...

【技术保护点】
1.一种神经形态集成电路，包括：/n在所述集成电路的存储器扇区中的乘法器阵列中被布置的神经网络，以及/n乘法器阵列的多个乘法器，其乘法器至少包括：/n被配置成存储神经网络的突触权重的一个基于晶体管的单元；/n被配置成接受乘法器的数字输入脉冲的输入；/n被配置成提供乘法器的数字输出脉冲的输出；以及/n电荷积分器，/n其中电荷积分器被配置成在输入脉冲中的一输入脉冲的输入脉冲宽度之上对与所述一输入脉冲相关联的电流进行积分，并且/n其中乘法器被配置成提供输出脉冲中具有与输入脉冲宽度成比例的输出脉冲宽度的一输出脉冲。/n

【技术特征摘要】
【国外来华专利技术】20170811 US 62/544574;20180810 US 16/1012801.一种神经形态集成电路，包括：
在所述集成电路的存储器扇区中的乘法器阵列中被布置的神经网络，以及
乘法器阵列的多个乘法器，其乘法器至少包括：
被配置成存储神经网络的突触权重的一个基于晶体管的单元；
被配置成接受乘法器的数字输入脉冲的输入；
被配置成提供乘法器的数字输出脉冲的输出；以及
电荷积分器，
其中电荷积分器被配置成在输入脉冲中的一输入脉冲的输入脉冲宽度之上对与所述一输入脉冲相关联的电流进行积分，并且
其中乘法器被配置成提供输出脉冲中具有与输入脉冲宽度成比例的输出脉冲宽度的一输出脉冲。


2.根据权利要求1所述的神经形态集成电路，其中所述多个乘法器的输入脉冲的输入和所述多个乘法器的输出脉冲的输出向神经网络提供神经网络的层之间的数字路由。


3.根据权利要求1所述的集成电路，其中基于晶体管的单元包括两个晶体管。


4.根据权利要求3所述的集成电路，其中，所述两个晶体管包括一个正晶体管和一个负晶体管。


5.根据权利要求4所述的集成电路，其中响应于近似为零的数字输入值，正晶体管或负晶体管的功耗近似为零。


6.根据权利要求4所述的集成电路，其中响应于近似为零的突触权重值，正晶体管或负晶体管的功耗近似为零。


7.根据权利要求1所述的集成电路，其中乘法器进一步被配置成响应于输入积分电压和输入斜坡电压来提供输出脉冲。


8.根据权利要求1所述的集成电路，其中乘法器是二象限乘法器。


9.根据权利要求8所述的集成电路，其中二象限乘法器包括正电压输入和负电压输入，可以通过如下方式利用所述正电压输入和负电压输入进行擦除：通过对正输入电压和负输入电压进行编程，来将基于晶体管的单元设置为极端突触权重值。


10.根据权利要求9所述的集成电路，其中响应于负电压输入中大于初始编程的突触权重值的突触权重值，通过利用增加的突触权重值对正输...

【专利技术属性】
技术研发人员：KF布什，JH霍利曼三世，P沃伦坎普，SW贝利，
申请(专利权)人：森田公司，
类型：发明
国别省市：美国;US