【技术实现步骤摘要】
存储器电路和半导体器件相关申请的交叉引用本申请要求于2018年11月20日向日本专利局提交的日本专利申请No.2018-217083和于2019年7月23日向韩国专利局提交的韩国专利申请No.10-2019-0088855的优先权，所述专利申请的公开内容通过引用整体合并于此。
本文描述的本公开的实施例涉及一种存储器电路、半导体器件和移动设备。
技术介绍
如今，需要安装在移动设备上的图像传感器的小型化以及图像传感器的高度集成。为了使图像传感器小型化，有必要有效地实现外围电路。例如，第一专利文献(JP2016-103809A)提出了一种成像设备，该成像设备包括选择部件，该选择部在多个模数(AD)转换部件中的每一个的存储部件中的多个位存储器中共同选择存储给定位的信号的位存储器。第二专利文献(JP2013-012966A)提出了一种技术，该技术包括：锁存电路，其包括各自存储数字信号输出电路的数字信号的每个位的信号的锁存单元；以及开关，其被布置为与每个锁存单元相对应，并将存储在相应锁存单元中的数字信号发送到相邻...
【技术保护点】
1.一种存储器电路，包括：/n存储器阵列，包括在第一方向和垂直于所述第一方向的第二方向上以矩阵形状布置的多个存储器；/n字线，用于分别从布置在所述第一方向上并在所述第一方向上延伸的所述多个存储器读取信号；以及/n位线，包括数位线和输出线，并将从与所述字线中的每一个字线相对应的多个存储器读取的信号发送到输出线，所述数位线连接到布置在所述第二方向上的多个存储器，所述输出线连接到所述数位线并在所述第一方向上延伸。/n
【技术特征摘要】
20181120 JP 2018-217083;20190723 KR 10-2019-0088851.一种存储器电路，包括：
存储器阵列，包括在第一方向和垂直于所述第一方向的第二方向上以矩阵形状布置的多个存储器；
字线，用于分别从布置在所述第一方向上并在所述第一方向上延伸的所述多个存储器读取信号；以及
位线，包括数位线和输出线，并将从与所述字线中的每一个字线相对应的多个存储器读取的信号发送到输出线，所述数位线连接到布置在所述第二方向上的多个存储器，所述输出线连接到所述数位线并在所述第一方向上延伸。
2.根据权利要求1所述的存储器电路，其中，所述字线与布置在所述第一方向上的多个存储器相邻。
3.根据权利要求1所述的存储器电路，还包括：
多个开关，连接到所述多个存储器并被配置为读取多个对应存储器。
4.根据权利要求1所述的存储器电路，其中，所述输出线分别与所述字线和布置在所述第一方向上的所述多个存储器相邻。
5.根据权利要求1所述的存储器电路，其中，所述数位线直接电连接到所述输出线。
6.一种半导体器件，包括多个存储器电路，所述多个存储器电路中的每一个存储器电路包括：
存储器阵列，包括在第一方向和垂直于所述第一方向的第二方向上以矩阵形状布置的多个存储器；
字线，用于分别从布置在所述第一方向上并在所述第一方向上延伸的所述多个存储器读取信号；以及
位线，包括数位线和输出线，并将从与所述字线中的每一个字线相对应的多个存储器读取的信号发送到输出线，所述数位线连接到布置在所述第二方向上的多个存储器，所述输出线连接到所述数位线并在所述第一方向上延伸。
7.根据权利要求6所述的半导体器件，还包括：
所述多个存储器电路中的第一存储器电路，包括所述字线中的第一字线和所述位线中与所述第一字线相对应的第一位线；
所述多个存储器电路中的第二存储器电路，包括所述字线中的第二字线和所述位线中与所述第二字线相对应的第二位线；以及
第一逻辑电路，接收基于来自所述第一位线的输出的第一信号和基于来自所述第二位线的输出的第二信号，基于所述第一信号和所述第二信号执行第一逻辑运算，并输出所述第一逻辑运算的结果。
8.根据权利要求7所述的半导体器件，其中，所述第一逻辑电路执行或运算。
9.根据权利要求7所述的半导体器件，其中，所述第一逻辑电路执行与运算。
10.根据权利要求7所述的半导体器件，还包括：触发电路，介于所述位线与所述第一逻辑电路之间。
11.根据权利要求7所述的半导体器件，还包括：
所述多...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。