放大器电路设备和方法技术

在特定实现方式中，包括第一偏置电路和第二偏置电路以及内部放大器的装置提供了检测放大器偏移消除。内部放大器包括：第一和第二电流发生器，被配置成复制来自第一和第二偏置电路的相应的第一和第二电流；第一和第二晶体管，被配置成将第一和第二电流转换为电压采样；以及第一和第二电容器，被配置成存储电压采样。在采样阶段，可以在内部放大器中对第一和第二电流进行采样，此外，在放大阶段，还可以在内部放大器中对所存储的电压采样进行放大。

Amplifier circuit equipment and methods

【技术实现步骤摘要】
放大器电路设备和方法相关申请的交叉引用本申请要求2018年11月16日提交的美国临时申请第62/768,415号和2019年3月1日提交的美国申请第16/290,844号的权益。
本专利技术总体上涉及放大器电路设备和方法。
技术介绍
与常规随机存取存储器(RAM)芯片技术不同，在磁性RAM(MRAM)中，数据不被存储为为电荷，而是通过存储元件的磁极化被存储。存储元件由被隧穿层隔开的两个铁磁层形成。被称为固定层或牢固层的两个铁磁层之一具有在特定方向上固定的磁化。称为自由层的另一个铁磁磁性层的磁化方向可以更改为代表“1”(当自由层磁化与固定层磁化反平行时)或“0”(当自由层磁化与固定层磁化平行时)，反之亦然。具有固定层、隧穿层和自由层的这种器件是磁隧道结(MTJ)。MTJ的电阻取决于自由层磁化和固定层磁化是彼此平行还是反平行。诸如MRAM之类的存储设备是由可单独寻址的MTJ阵列构建的。为了读取常规MRAM中的数据，读取电流经由用于在MTJ中写入数据的相同电流路径流过MTJ。如果MTJ的自由层和固定层的磁化被定向为彼此平行，则MTJ呈现的电阻与在自由层和固定层的磁化呈反平行定向的情况下MTJ所呈现的电阻不同。在常规MRAM中，通过MRAM的位单元中的MTJ的两个不同的电阻来定义两个不同的状态。两个不同的电阻代表MTJ存储的逻辑“0”和逻辑“1”值。当在二维笛卡尔图上比较读取操作样本的对数和电阻值(kΩ)时，MRAM的位单元中MTJ的两个不同电阻被示为低电阻状态(LRS)和高电阻状态(HRS)分布。然而，在这样做时，这两个分布的“尾位”可能会在其区分点“重叠”。例如，嵌入式MRAM(eMRAM)在LRS和HRS分布的尾位可能表现出非常窄的读取余量，并且通常很难准确地区分LRS和HRS电阻。然而，可能希望“感测”(即，提供检测放大器偏移消除)这些尾位，因为在LRS和HRS分布的交点处是读取良率要求的极限。电流检测放大器是专用放大器，其输出与在电源轨中流动的电流成比例的电压。通常，这些放大器利用电流检测“类似电阻器”的器件来将电源轨中的负载电流转换为较小的电压，然后由电流检测放大器进行放大。为了读取MRAM的位单元中的MTJ，可以使用常规感应电路来确定差分电压，并且可以使用常规电流检测放大器将差分电压放大成放大电压。因此，常规电流检测放大器的输出可以用于确定(即，读取)MRAM位单元的逻辑状态。然而，特别是在低电压和低功率设计考虑的情况下，本领域中需要一种可以提供偏移消除的电流检测放大器电路，从而可以为LRS和HRS分布的尾位实现准确的读取良率要求。附图说明图1A和图1B分别是示例放大器系统100在采样阶段和放大阶段期间的电路图。图1C示出了系统100作为示例电子电路符号。图2A和图2B示出了根据某些实施例的两个示例放大器系统的输入耦接。图3A和图3B分别是示例放大器系统300在采样阶段和放大阶段期间的电路图。图3C示出了系统300作为示例电子电路符号。图4A和图4B分别是示例放大器系统400在采样阶段和放大阶段期间的电路图。图4C示出了系统400作为示例电子电路符号。图5A和图5B分别是示例放大器系统500在采样阶段和放大阶段期间的电路图。图5C示出了系统500作为示例电子电路符号。图6A和图6B分别是示例放大器系统600在采样阶段和放大阶段期间的电路图。图6C示出了系统600作为示例电子电路符号。图7A和图7B分别是示例放大器系统700在采样阶段和放大阶段期间的电路图。图7C示出了系统700作为示例电子电路符号。图8A和图8B分别是示例放大器系统800在采样阶段和放大阶段期间的电路图。图8C示出了系统800作为示例电子电路符号。图9A和图9B分别是示例放大器系统900在采样阶段和放大阶段期间的电路图。图9C示出了系统900作为示例电子电路符号。图10A和图10B分别是示例放大器系统1000在采样阶段和放大阶段期间的电路图。图10C示出了系统1000作为示例电子电路符号。图11A和图11B分别是示例放大器系统1100在采样阶段和放大阶段期间的电路图。图11C示出了系统1100作为示例电子电路符号。图12是示例放大器系统1200在采样阶段或放大阶段期间的代表性电路图。图13是示例放大器系统1300在采样阶段或放大阶段期间的代表性电路图。图14是示例放大器系统1400在采样阶段或放大阶段期间的代表性电路图。图15A和图15B分别是示例放大器系统1500在采样阶段和放大阶段期间的电路图。图15C示出了系统1500作为示例电子电路符号。图16A和图16B分别是示例放大器系统1600在采样阶段和放大阶段期间的电路图。图16C示出了系统1600作为示例电子电路符号。图17A和图17B分别是示例放大器系统1700在采样阶段和放大阶段期间的电路图。图17C示出了系统1700作为示例电子电路符号。图18A和图18B分别是示例放大器系统1800在采样阶段和放大阶段期间的电路图。图18C示出了系统1800作为示例电子电路符号。图19A和图19B分别是示例放大器系统1900在采样阶段和放大阶段期间的电路图。图19C示出了系统1900作为示例电子电路符号。图20A和图20B分别是示例放大器系统1900在采样阶段和放大阶段期间的电路图。图20C示出了系统1900作为示例电子电路符号。图21是根据某些实施例的用于放大器偏移消除的方法。图22是根据某些实施例的包括示例放大器系统的设备的方框图。图23A和图23B分别是示例放大器系统2300在采样阶段和放大阶段期间的电路图。图23C示出了系统2300作为示例电子电路符号。图24A和图24B分别是示例放大器系统2400在采样阶段和放大阶段期间的电路图。图24C示出了系统2400作为示例电子电路符号。图25A和图25B分别是示例放大器系统2500在采样阶段和放大阶段期间的电路图。图25C示出了系统2500作为示例电子电路符号。图26A和图26B分别是示例放大器系统2600在采样阶段和放大阶段期间的电路图。图26C示出了系统2600作为示例电子电路符号。图27A和图27B分别是示例放大器系统2700在采样阶段和放大阶段期间的电路图。图27C示出了系统2700作为示例电子电路符号。图28A和图28B分别是示例放大器系统2800在采样阶段和放大阶段期间的电路图。图28C示出了系统2800作为示例电子电路符号。图29A和图29B分别是示例放大器系统2900在采样阶段和放大阶段期间的电路图。图29C示出了系统2900作为示例电子电路符号。图30A和图30B分别是示例放大器系统3000在采样阶段和放大阶段期间的电路图。图30C示出了系统3000作为示例电子电路符号。图31A和图31B分别是示例放大器系统3100在采样阶段和放大阶段期间的电路图。图31C示出了系本文档来自技高网...

【技术保护点】
1.一种放大器电路，包括：/n第一偏置电路和第二偏置电路；以及/n耦接到所述第一偏置电路和所述第二偏置电路的内部放大器，包括：/n第一电流发生器和第二电流发生器，被配置成复制来自所述第一偏置电路和所述第二偏置电路的相应的第一电流和第二电流，/n第一晶体管和第二晶体管，被配置成将所述第一电流和所述第二电流转换成电压采样，以及/n第一电容器和第二电容器，被配置成存储所述电压采样，/n其中在采样阶段，在所述内部放大器中对所述第一电流和所述第二电流进行采样，并且其中在放大阶段，在所述内部放大器中对所存储的电压采样进行放大。/n

【技术特征摘要】
20181116 US 62/768,415;20190301 US 16/290,8441.一种放大器电路，包括：
第一偏置电路和第二偏置电路；以及
耦接到所述第一偏置电路和所述第二偏置电路的内部放大器，包括：
第一电流发生器和第二电流发生器，被配置成复制来自所述第一偏置电路和所述第二偏置电路的相应的第一电流和第二电流，
第一晶体管和第二晶体管，被配置成将所述第一电流和所述第二电流转换成电压采样，以及
第一电容器和第二电容器，被配置成存储所述电压采样，
其中在采样阶段，在所述内部放大器中对所述第一电流和所述第二电流进行采样，并且其中在放大阶段，在所述内部放大器中对所存储的电压采样进行放大。


2.根据权利要求1所述的放大器电路，其中所述内部放大器被配置成确定与位存储元件相对应的所存储的电压采样指示高电阻状态还是低电阻状态。


3.根据权利要求1所述的放大器电路，还包括电源，所述电源耦接到所述第一偏置电路和所述第二偏置电路以及所述内部放大器。


4.根据权利要求3所述的放大器电路，其中所述第一偏置电路和所述第二偏置电路耦接在相应的第一输入端和第二输入端与所述电源之间。


5.根据权利要求1所述的放大器电路，其中所述内部放大器还包括：
第一开关，被配置成使所述放大器电路的第一输出端口与将第一晶体管器件的栅极和所述第一电容器耦接的节点解耦；以及
第二开关，被配置成使所述放大器电路的第二输出端口与将第二晶体管器件的栅极和所述第二电容器耦接的节点解耦。


6.根据权利要求5所述的放大器电路，其中在所述采样阶段，第一参考存储元件耦接到所述第一输入端，并且第一位存储元件耦接到所述第二输入端，并且其中在所述放大阶段，所述第一位存储元件耦接到所述第一输入端，并且第二参考存储元件耦接到所述第二输入端。


7.根据权利要求6所述的放大器电路，其中所述第一参考存储元件和所述第二参考存储元件以及所述第一位存储元件包括基于电阻的存储器和基于电流的存储器中的一个。


8.根据权利要求6所述的放大器电路，其中所述第一开关在所述放大器电路的所述第一输出端与将所述第一晶体管器件的所述栅极和所述第一电容器耦接的节点处的耦接、以及所述第二开关在所述放大器电路的所述第二输出端与将所述第二晶体管器件的所述栅极和所述第二电容器耦接的节点处的耦接，被配置成发起所述采样阶段。


9.根据权利要求6所述的放大器电路，其中所述第一开关在所述内部放大器的所述第一输出端与将所述第一晶体管器件的所述栅极和所述第一电容器耦接的节点处的解耦、以及所述第一开关在所述内部放大器的所述第二输出端与将所述第二晶体管器件的所述栅极和所述第二电容器耦接的节点处的解耦，被配置成发起所述放大阶段。


10.根据权利要求9所述的放大器电路，其中在所述放大阶段期间，基于所述位存储元件的位电流与所述第一参考存储元件和所述第二参考存储元件的参考电流的组合的输出电压对应于具有低电阻状态和高电阻状态之一的所述位存储元件。


11.根据权利要求1所述的放大器电路，其中所述内部放大器还包括第一共模晶体管...

【专利技术属性】
技术研发人员：埃尔麦迪·布雅马，西里尔·尼古拉·德雷，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国;GB