用于薄膜晶体管的气隙制造技术

本文中的实施例描述了用于薄膜晶体管（TFT）的技术，该薄膜晶体管可以包括在衬底上方的栅极电极和在栅极电极上方的沟道层。源极电极可以在沟道层上方并且与沟道层的源极区域相邻，并且漏极电极可以在沟道层上方并且与沟道层的漏极区域相邻。钝化层可以在沟道层上方并且在源极电极与漏极电极之间，并且顶部介电层可以在栅极电极、沟道层、源极电极、漏极电极和钝化层上方。此外，气隙可以在钝化层上方并在顶部介电层下方，并且在源极电极与漏极电极之间。可以描述和/或要求保护其他实施例。

Air gap for thin film transistors

【技术实现步骤摘要】
【国外来华专利技术】用于薄膜晶体管的气隙
本公开的实施例总体上涉及集成电路领域，并且更特别地涉及晶体管。
技术介绍
薄膜晶体管（TFT）是一种场效应晶体管，其在支撑但不导电的衬底上包括沟道层、栅极电极、以及源极电极和漏极电极。TFT不同于常规晶体管，其中常规晶体管的沟道通常在诸如硅衬底之类的衬底内。通过将TFT垂直集成在后端中，同时留下用于高速晶体管的硅衬底区域，TFT已成为推动摩尔定律的有吸引力的选项。TFT对于大面积和柔性的电子设备（例如，显示器）而言具有巨大的潜力。TFT的其他应用可以包括存储器阵列。然而，采用背栅（back-gated）架构的TFT可能遭受源极电极与漏极电极之间的大电容惩罚（capacitancepenalty）的影响。TFT的源极电极与漏极电极之间的如此大的电容可能负面地影响TFT的操作速度、能量消耗以及其他性能方面。附图说明将通过结合附图进行的以下详细描述来容易地理解实施例。为了促进该描述，相同的附图标记标示相同的结构元素。以示例的方式而非以限制的方式在附图的各图中图示了实施例。图1示意性地图示了根据一些实施例的在源极电极与漏极电极之间具有气隙（airgap）的薄膜晶体管（TFT）的示图。图2图示了根据一些实施例的用于形成在源极电极与漏极电极之间具有气隙的TFT的过程。图3示意性地图示了根据一些实施例的在源极电极与漏极电极之间具有气隙并且在衬底上、在后段制程（BEOL）中形成的TFT的示图。图4示意性地图示了根据一些实施例的具有多个存储器单元的存储器阵列，其中TFT可以是存储器单元的选择器。图5示意性地图示了根据一些实施例的实现本公开的一个或多个实施例的中介层。图6示意性地图示了根据一些实施例的、根据本公开的实施例构建的计算设备。具体实施方式可以以背栅或底栅（bottomgate）架构来制造薄膜晶体管（TFT），其中可以在对沟道层进行图案化之前对TFT的栅极电极进行图案化。采用背栅架构的常规TFT可能在源极电极与漏极电极之间具有大电容。本文中的实施例可以在TFT的源极电极与漏极电极之间包括气隙。由于空气与其他介电材料（例如，氧化物介电材料或氮化物介电材料）相比具有较低的介电常数，因此具有气隙的TFT在源极电极与漏极电极之间可以具有较低的电容。因此，TFT可以具有在TFT的操作速度和能量消耗上的改进。另外，TFT还可以具有改进的噪声容限（margin），并且减少了TFT沟道上的氧化膜的不想要的相互作用。此外，TFT可以具有更好的稳定性。本文中的实施例可以提出一种TFT，该TFT可以包括在衬底上方的栅极电极以及在栅极电极上方的沟道层。源极电极可以在沟道层上方并且与沟道层的源极区域相邻，并且漏极电极可以在沟道层上方并且与沟道层的漏极区域相邻。钝化层可以在沟道层上方并且在源极电极与漏极电极之间，以及顶部介电层可以在栅极电极、沟道层、源极电极、漏极电极和钝化层上方。另外，气隙可以在钝化层上方并在顶部介电层下方，并且在源极电极与漏极电极之间。本文中的实施例可以提出一种用于形成TFT的方法。该方法可以包括：在衬底上方形成栅极电极；形成共形地覆盖栅极电极的栅极介电层；在栅极介电层上方形成沟道层；以及在沟道层上方形成钝化层。该方法可以进一步包括：形成覆盖钝化层的区域的硬掩模层；通过钝化层在沟道层上方并且与沟道层的源极区域相邻地形成源极电极，其中源极电极与硬掩模的一侧和钝化层的一侧相接触；通过钝化层在沟道层上方并且与沟道层的漏极区域相邻地形成漏极电极，其中漏极电极与硬掩模的另一侧和钝化层的另一侧相接触；以及在栅极介电层、沟道层、源极电极、漏极电极和硬掩模层上方形成顶部介电层。此外，该方法可以包括：去除在顶部介电层下方并且在钝化层上方的硬掩模层，以形成由顶部介电层、钝化层、源极电极和漏极电极围绕的气隙。本文中的实施例可以提出一种计算设备，其可以包括：电路板，以及耦合到电路板并且包括存储器阵列的存储器设备。更详细地，该存储器阵列可以包括多个存储器单元。该多个存储器单元中的存储器单元可以包括晶体管和存储单元，其中该存储单元可以具有耦合到存储器阵列的源极线的电极。存储器单元中的晶体管可以包括：耦合到存储器阵列的字线的栅极电极；耦合到存储器阵列的位线的源极电极；以及耦合到存储单元的另一电极的漏极电极。沟道层可以在栅极电极上方，而源极电极可以在沟道层上方并且与沟道层的源极区域相邻，并且漏极电极可以在沟道层上方并且与沟道层的漏极区域相邻。另外，晶体管可以包括：钝化层，其在沟道层上方并且在源极电极与漏极电极之间；以及顶部介电层，其在栅极电极、沟道层、源极电极、漏极电极和钝化层上方。此外，气隙可以在钝化层上方并在顶部介电层下方，并且在源极电极与漏极电极之间。在下面的描述中，将使用本领域技术人员通常采用的术语来描述说明性实现方式的各种方面，以向本领域其他技术人员传达他们的工作的实质。然而，对本领域技术人员将显而易见的是，可以仅利用所述方面中的一些来实践本公开。出于解释的目的，阐述具体数量、材料和配置以便提供对说明性实现方式的透彻理解。然而，对本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开。在其他情况下，省略或简化公知的特征以便不使说明性实现方式模糊。将作为多个分立操作、进而以对理解本公开最有帮助的方式来描述各种操作；然而，描述的次序不应被解释为暗示这些操作必然依赖于次序。特别地，可以不按照呈现的次序来实行这些操作。出于本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。如在本文中使用的术语“在......上面”、“在......下方”、“在......之间”、“在......上方”和“在......上”指代一个材料层或组件关于其他层或组件的相对位置。例如，设置在另一个层上方或下方的一个层可以与其他的层直接接触，或者可以具有一个或多个介于中间的层。而且，设置在两个层之间的一个层可以与这两个层直接接触，或者可以具有一个或多个介于中间的层。相比之下，在第二层“上”的第一层与第二层直接接触。类似地，除非另行明确陈述，否则设置在两个特征之间的一个特征可以与相邻特征直接接触，或者可以具有一个或多个介于中间的特征。该描述可以使用短语“在实施例中”或“在多个实施例中”，该短语可以均指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。在本文中可以使用术语“与......耦合”以及其派生词。“耦合”可以意味着以下内容中的一个或多个。“耦合”可以意味着两个或更多个元件处于直接物理或电气接触中。然而，“耦合”还可以意味着两个或更多个元件彼此间接接触但是还仍然与彼此协作或交互，并且可以意味着一个或多个其他元件耦合或连接在据说是彼此耦合的元件之间。术语“直接耦合”可以意味着两个或更多个元件处于直接接触中。在各种实施例本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管（TFT），包括：/n衬底上方的栅极电极；/n所述栅极电极上方的沟道层；/n源极电极，其在所述沟道层上方并且与所述沟道层的源极区域相邻；/n漏极电极，其在所述沟道层上方并且与所述沟道层的漏极区域相邻；/n钝化层，其在所述沟道层上方并且在所述源极电极与所述漏极电极之间；/n顶部介电层，其在所述栅极电极、所述沟道层、所述源极电极、所述漏极电极和所述钝化层上方；以及/n气隙，其在所述钝化层上方并在所述顶部介电层下方，并且在所述源极电极与所述漏极电极之间。/n

【技术特征摘要】
【国外来华专利技术】1.一种薄膜晶体管（TFT），包括：
衬底上方的栅极电极；
所述栅极电极上方的沟道层；
源极电极，其在所述沟道层上方并且与所述沟道层的源极区域相邻；
漏极电极，其在所述沟道层上方并且与所述沟道层的漏极区域相邻；
钝化层，其在所述沟道层上方并且在所述源极电极与所述漏极电极之间；
顶部介电层，其在所述栅极电极、所述沟道层、所述源极电极、所述漏极电极和所述钝化层上方；以及
气隙，其在所述钝化层上方并在所述顶部介电层下方，并且在所述源极电极与所述漏极电极之间。


2.根据权利要求1所述的TFT，其中所述气隙在所述钝化层与所述顶部介电层之间具有在大约0.5纳米（nm）至大约20nm的范围内的厚度。


3.根据权利要求1-2中任一项所述的TFT，其中所述沟道层包括：铟掺杂的氧化锌（IZO）、氧化锌锡（ZTO）、非晶硅（a-Si）、非晶锗（a-Ge）、低温多晶硅（LTPS）、过渡金属硫族化合物（TMD）、钇掺杂的氧化锌（YZO）、多晶硅、硼掺杂的聚锗、铝掺杂的聚锗、磷掺杂的聚锗、砷掺杂的聚锗、氧化铟、氧化锡、氧化锌、氧化镓、氧化铟镓锌（IGZO）、氧化铜、氧化镍、氧化钴、氧化铟锡、二硫化钨、二硫化钼、硒化钼、黑磷、锑化铟、石墨烯、石墨炔、硼苯、锗烯、硅烯、Si2BN、锡烯、磷烯、辉钼矿、聚III-V类的InAs、InGaAs、InP、非晶InGaZnO（a-IGZO）、晶体状InGaZnO（c-IGZO）、GaZnON、ZnON、或C轴取向晶体（CAAC）、钼和硫、或VI族过渡金属硫族化合物。


4.根据权利要求1-2中任一项所述的TFT，其中所述栅极电极、所述源极电极或所述漏极电极包括：钛（Ti）、钼（Mo）、金（Au）、铂（Pt）、铝（Al）、镍（Ni）、铜（Cu）、铬（Cr）、铪（Hf）、铟（In）、或Ti、Mo、Au、Pt、Al、Ni、Cu、Cr、TiAlN、HfAlN或InAlO的合金。


5.根据权利要求1-2中任一项所述的TFT，其中所述衬底包括硅衬底、玻璃衬底、金属衬底或塑料衬底。


6.根据权利要求1-2中任一项所述的TFT，其中所述钝化层包括：硅（Si）、锗（Ge）、铝（Al）、镓（Ga）、锆（Zr）、钇（Y）、铪（Hf）、钒（V）、镁（Mg）、钙（Ca）、钡（Ba）、锶（Sr）、锑（Sb）或钽（Ta）的氧化物或氮化物。


7.根据权利要求1-2中任一项所述的TFT，其中所述顶部介电层包括：二氧化硅（SiO2）、碳掺杂氧化物（CDO）、氮化硅、全氟环丁烷、聚四氟乙烯、氟硅酸盐玻璃（FSG）、有机聚合物、倍半硅氧烷、硅氧烷或有机硅酸盐玻璃。


8.根据权利要求1-2中任一项所述的TFT，进一步包括：
在所述栅极电极上方并且在所述沟道层下方的栅极介电层，其中所述栅极介电层包括硅和氧；硅和氮；钇和氧；硅、氧和氮；铝和氧；铪和氧；钽和氧；或者钛和氧。


9.根据权利要求1-2中任一项所述的TFT，进一步包括：
在所述衬底上方并且在所述栅极电极下方的层间电介质（ILD）层。


10.根据权利要求1-2中任一项所述的TFT，其中所述TFT在互连件上方，所述互连件在所述衬底上方。


11.一种用于形成薄膜晶体管（TFT）的方法，所述方法包括：
在衬底上方形成栅极电极；
形成共形地覆盖所述栅极电极的栅极介电层；
在所述栅极介电层上方形成沟道层；
在所述沟道层上方形成钝化层；
形成覆盖所述钝化层的区域的硬掩模层；
通过所述钝化层在所述沟道层上方并且与所述沟道层的源极区域相邻地形成源极电极，其中所述源极电极与所述硬掩模的一侧和所述钝化层的一侧相接触；
通过所述钝化层在所述沟道层上方并且与所述沟道层的漏极区域相邻地形成漏极电极，其中所述漏极电极与所述硬掩模的另一侧和所述钝化层的另一侧相接触；
在所述栅极介电层、所述沟道层、所述源极电极、所述漏极电极和所述硬掩模层上方形成顶部介电层；以及
去除在所述顶部介电层下方并且在所述钝化层上方的硬掩模层，以形成由所述顶部介电层、所述钝化层、所述源极电极和所述漏极电极围绕的气隙。


12.根据权利要求11所述的方法，其中去除所述硬掩模层包括：通过选择性蚀刻来去除所述硬掩模层。


13.根据权利要求11-12中任一项所述的方法，其中所述气隙在所述钝化层与所述顶部介电层之间具有在大约0.5纳米（nm）至大约20nm的范围内的厚度。


14.根据权利要求11-12中任一项所述的方法，其中所述沟道层包括：铟掺杂的氧化锌（IZO）、氧化锌锡（ZTO）、非晶硅（a-Si）、非晶锗（a-Ge）、低温多晶硅（LTPS）、过渡金属硫族化合物（TMD）、钇掺杂的氧化锌（YZO）、多晶硅、硼掺杂的聚锗、铝掺杂的聚锗、磷掺杂的聚锗、砷掺杂的聚锗、氧化铟、氧化锡、氧化锌、氧化镓、氧化铟镓锌（...

【专利技术属性】
技术研发人员：AA沙尔马，VH勒，陈立慧，T特罗尼克，B朱龚，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US