一种超低功率半导体功率器件制造技术

本实用新型专利技术提出一种超低功率半导体功率器件，其在半导体基板的N‑型外延层上表面开有三个沟槽，第一沟槽的下半内壁覆盖场氧化层，场氧化层内淀积导电多晶硅，第一沟槽的上半内壁及其外围覆盖栅极氧化层，栅极氧化层内淀积栅氧多晶硅，第二、第三沟槽内壁及其外围覆盖场氧化层，场氧化层内淀积导电多晶硅，导电多晶硅上方均覆盖栅极氧化层，第一沟槽外围的氧化层上方覆盖源极金属至第一源极孔内，第一沟槽上方的氧化层上方覆盖栅极金属至栅极孔内，第二沟槽上方覆盖源极金属至第二源极孔内，N+型衬底下表面设有背面电极。本实用新型专利技术采用4层光罩层数，相比现有的6‑7层的光罩技术，减少了光罩层数，在保证性能的前提下，有效降低了制造成本。

An ultra-low power semiconductor power device

【技术实现步骤摘要】
一种超低功率半导体功率器件
本技术属于半导体
，尤其是一种超低功率半导体功率器件。
技术介绍
沟槽功率器件具有高集成度、导通电阻低、开关速度快、开关损耗小，广泛应用与各类电源管理及开关转换。随着国家对节能减排越来越重视，对功率器件的损耗及转换效率要求越来越高，导通损耗主要受导通电阻大小的影响；其中，特征导通电阻越小，导通损耗越小；开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低功率器件功耗的两个有效途径，从而能更高效地使用能源，减少更多被消耗的电能。降低特征导通电阻通常有两种方法：方法一，是通过提高单胞密度，增加单胞的总有效宽度，从而达到降低特征导通电阻的目的。但单胞密度提高后，相应的栅电荷也会增加，不能既降低导通电阻又同时降低栅电荷；方法二，是通过提高外延片掺杂浓度、减小外延层厚度来实现，但该方法会降低源漏击穿电压，因此单纯依靠降低掺杂浓度/减小外延层厚度，受击穿电压限制。市面上现有的一种既能降低导通电阻又能减少栅极电荷的功率器件——沟槽型双层栅功率场效应管(SplitGateMOSFET)，现有专利ZL201110241526.5中公开了一种新型沟槽结构的功率MOSFET器件及其制造方法，其元件区的元胞采用沟槽结构，元胞沟槽内设有绝缘氧化层，元胞沟槽内的第二绝缘栅极氧化层的厚度大于第一绝缘栅极氧化层的厚度；元胞沟槽内淀积有导电多晶硅，第一导电多晶硅在元胞沟槽内延伸的距离大于第二导电多晶硅延伸的距离；元胞沟槽的槽口由绝缘介质层覆盖，源极接触孔内填充有第二接触孔填充金属，第二接触孔填充金属与第一导电类型注入区及第二导电类型层欧姆接触；元胞沟槽上方设有源极金属，源极金属与第二接触孔填充金属电性连接；第一导电多晶硅与源极金属等电位连接，实现导通电阻低,栅漏电荷Qgd小，开关速度快、开关损耗低，工艺简单及成本低廉。
技术实现思路
本技术所解决的技术问题是：提供一种超低功率半导体功率器件，采用4层光罩层数，相比现有的6-7层的光罩技术，减少了光罩层数，在保证性能的前提下，有效降低了制造成本。实现本技术目的的技术解决方案为：一种超低功率半导体功率器件，包括半导体基板，所述半导体基板包括N+型衬底和N-型外延层，第一表面为N-型外延层的上表面，第一表面开有垂直方向上的第一沟槽、第二沟槽和第三沟槽，第二表面为N+型衬底的下表面，第二表面设有背面电极；第一沟槽的下半部分内壁覆盖场氧化层，场氧化层内淀积导电多晶硅，且导电多晶硅高于两壁的场氧化层，第一沟槽的上半部分内壁及其外围的第一表面、场氧化层及导电多晶硅上方均覆盖栅极氧化层，栅极氧化层内淀积栅氧多晶硅；第二沟槽的内壁及其外围的第一表面上覆盖场氧化层，场氧化层内淀积导电多晶硅，导电多晶硅上方均覆盖栅极氧化层；第三沟槽的内壁及其外围的第一表面上覆盖场氧化层，场氧化层内淀积导电多晶硅，导电多晶硅上方均覆盖栅极氧化层；第一沟槽外围的第一表面下方、第一沟槽与第二沟槽之间的第一表面下方均设置有P-型杂质注入层；第一沟槽内的栅极氧化层上方、第一沟槽外围的栅氧多晶硅上方、第二沟槽内的导电多晶硅上方、第二沟槽外围的场氧化层、第三沟槽内的导电多晶硅上方、第三沟槽外围的场氧化层上方均覆盖氧化层；第一沟槽外围的氧化层上方覆盖有源极金属，该源极金属向下延伸至第一源极孔内，所述第一源极孔贯穿氧化层、栅极氧化层直至第一沟槽外围的P-型杂质注入层的上部；第一沟槽上方的氧化层上方覆盖有栅极金属，该栅极金属向下延伸至栅极孔内，所述栅极孔贯穿氧化层直至栅氧多晶硅；第二沟槽上方覆盖有源极金属，该源极金属向下延伸至第二源极孔内，所述第二源极孔贯穿氧化层、栅极氧化层直至第二沟槽内的导电多晶硅；且所述源极金属与栅极金属之间不相连；第一源极孔与第一沟槽之间、第一源极孔与第二沟槽之间均设置N+型杂质层，第一源极孔底部设置P+型杂质层。本技术采用以上技术方案与现有技术相比，具有的技术效果是：本技术在保证器件的性能和可靠性的基础上，将光罩层数减少至4层，功耗低，制造工艺简单，有效降低制造成本。附图说明图1是本技术的功率器件的第一层光罩结构示意图；图2是本技术的功率器件的两层光罩结构示意图；图3是本技术的功率器件的三层光罩结构示意图；图4是本技术的功率器件的四层光罩结构示意图；附图标记含义：1：N+型衬底，2：N-型外延层，3：第一沟槽，4：第二沟槽，5：第三沟槽，6：场氧化层，7：多晶硅，8：栅极氧化层，9：栅氧多晶硅，10：P-型杂质注入层，11：氧化层，12：第一源极孔，13：第二源极孔，14：栅极孔，15：N+型杂质层，16：P+型杂质层，17：源极金属，18：栅极金属，19：背面电极。具体实施方式下面详细描述本技术的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。一种超低功率半导体功率器件，如图4所示，包括半导体基板，所述半导体基板包括N+型衬底1和N-型外延层2，第一表面为N-型外延层2的上表面，第一表面开有垂直方向上的第一沟槽3、第二沟槽4和第三沟槽5，第二表面为N+型衬底1的下表面，第二表面设有背面电极19。第一沟槽3的下半部分内壁覆盖场氧化层6，场氧化层6内淀积导电多晶硅7，且导电多晶硅7高于两壁的场氧化层6，第一沟槽3的上半部分内壁及其外围的第一表面、场氧化层6及导电多晶硅7上方均覆盖栅极氧化层8，栅极氧化层8内淀积栅氧多晶硅9。第二沟槽4的内壁及其外围的第一表面上覆盖场氧化层6，场氧化层6内淀积导电多晶硅7，导电多晶硅7上方均覆盖栅极氧化层8。第三沟槽5的内壁及其外围的第一表面上覆盖场氧化层6，场氧化层6内淀积导电多晶硅7，导电多晶硅7上方均覆盖栅极氧化层8。第一沟槽3外围的第一表面下方、第一沟槽3与第二沟槽4之间的第一表面下方均设置有P-型杂质注入层10。第一沟槽3内的栅极氧化层8上方、第一沟槽3外围的栅氧多晶硅9上方、第二沟槽4内的导电多晶硅7上方、第二沟槽4外围的场氧化层6、第三沟槽5内的导电多晶硅7上方、第三沟槽5外围的场氧化层6上方均覆盖氧化层11。第一沟槽3外围的氧化层11上方覆盖有源极金属17，该源极金属17向下延伸至第一源极孔12内，所述第一源极孔12贯穿氧化层11、栅极氧化层8直至第一沟槽3外围的P-型杂质注入层10的上部。第一沟槽3上方的氧化层11上方覆盖有栅极金属18，该栅极金属18向下延伸至栅极孔14内，所述栅极孔14贯穿氧化层11直至栅氧多晶硅9。第二沟槽4上方覆盖有源极金属17，该源极金属17向下延伸至第二源极孔13内，所述第二源极孔13贯穿氧化层11、栅极氧化层8直至第二沟槽4内的导电多晶硅7。且所述源极金属17与栅极金属18之间不相连。第一源极孔12与第一沟槽3之间、本文档来自技高网...

【技术保护点】
1.一种超低功率半导体功率器件，其特征在于，包括半导体基板，所述半导体基板包括N+型衬底(1)和N-型外延层(2)，第一表面为N-型外延层(2)的上表面，第一表面开有垂直方向上的第一沟槽(3)、第二沟槽(4)和第三沟槽(5)，第二表面为N+型衬底(1)的下表面，第二表面设有背面电极(19)；/n第一沟槽(3)的下半部分内壁覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，且导电多晶硅(7)高于两壁的场氧化层(6)，第一沟槽(3)的上半部分内壁及其外围的第一表面、场氧化层(6)及导电多晶硅(7)上方均覆盖栅极氧化层(8)，栅极氧化层(8)内淀积栅氧多晶硅(9)；第二沟槽(4)的内壁及其外围的第一表面上覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，导电多晶硅(7)上方均覆盖栅极氧化层(8)；第三沟槽(5)的内壁及其外围的第一表面上覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，导电多晶硅(7)上方均覆盖栅极氧化层(8)；第一沟槽(3)外围的第一表面下方、第一沟槽(3)与第二沟槽(4)之间的第一表面下方均设置有P-型杂质注入层(10)；/n第一沟槽(3)内的栅极氧化层(8)上方、第一沟槽(3)外围的栅氧多晶硅(9)上方、第二沟槽(4)内的导电多晶硅(7)上方、第二沟槽(4)外围的场氧化层(6)、第三沟槽(5)内的导电多晶硅(7)上方、第三沟槽(5)外围的场氧化层(6)上方均覆盖氧化层(11)；/n第一沟槽(3)外围的氧化层(11)上方覆盖有源极金属(17)，该源极金属(17)向下延伸至第一源极孔(12)内，所述第一源极孔(12)贯穿氧化层(11)、栅极氧化层(8)直至第一沟槽(3)外围的P-型杂质注入层(10)的上部；第一沟槽(3)上方的氧化层(11)上方覆盖有栅极金属(18)，该栅极金属(18)向下延伸至栅极孔(14)内，所述栅极孔(14)贯穿氧化层(11)直至栅氧多晶硅(9)；第二沟槽(4)上方覆盖有源极金属(17)，该源极金属(17)向下延伸至第二源极孔(13)内，所述第二源极孔(13)贯穿氧化层(11)、栅极氧化层(8)直至第二沟槽(4)内的导电多晶硅(7)；且所述源极金属(17)与栅极金属(18)之间不相连；/n第一源极孔(12)与第一沟槽(3)之间、第一源极孔(12)与第二沟槽(4)之间均设置N+型杂质层(15)，第一源极孔(12)底部设置P+型杂质层(16)。/n...

【技术特征摘要】
1.一种超低功率半导体功率器件，其特征在于，包括半导体基板，所述半导体基板包括N+型衬底(1)和N-型外延层(2)，第一表面为N-型外延层(2)的上表面，第一表面开有垂直方向上的第一沟槽(3)、第二沟槽(4)和第三沟槽(5)，第二表面为N+型衬底(1)的下表面，第二表面设有背面电极(19)；
第一沟槽(3)的下半部分内壁覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，且导电多晶硅(7)高于两壁的场氧化层(6)，第一沟槽(3)的上半部分内壁及其外围的第一表面、场氧化层(6)及导电多晶硅(7)上方均覆盖栅极氧化层(8)，栅极氧化层(8)内淀积栅氧多晶硅(9)；第二沟槽(4)的内壁及其外围的第一表面上覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，导电多晶硅(7)上方均覆盖栅极氧化层(8)；第三沟槽(5)的内壁及其外围的第一表面上覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，导电多晶硅(7)上方均覆盖栅极氧化层(8)；第一沟槽(3)外围的第一表面下方、第一沟槽(3)与第二沟槽(4)之间的第一表面下方均设置有P-型杂质注入层(10)；
第一沟槽(3)内的栅极氧化层(8)上方...

【专利技术属性】
技术研发人员：丁磊，侯宏伟，
申请(专利权)人：张家港凯思半导体有限公司，江苏协昌电子科技股份有限公司，张家港凯诚软件科技有限公司，
类型：新型
国别省市：江苏;32