【技术实现步骤摘要】
【国外来华专利技术】受管理的NVM自适应高速缓冲存储器管理优先权申请本申请案主张2017年8月30日申请的美国申请案序列号15/691,147的优先权益，所述美国申请案以全文引用的方式并入本文中。
技术介绍
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在不被供电时保存所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3DXPointTM存储器等等。快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低电力消耗的单晶体管浮动栅极或电荷捕集存...
【技术保护点】
1.一种存储器装置，其包括：/n存储器单元阵列，所述阵列中的所述存储器单元可配置为多层级单元MLC配置或单层级单元SLC配置，所述阵列中的被配置成SLC的存储器单元包括SLC高速缓冲存储器；/n控制器，所述控制器执行固件指令以致使所述控制器执行包括以下各项的操作：/n从主机接收对所述主机所测量的电池电量低于预定阈值的指示；和/n作为响应，将写入请求的数据放置到所述阵列的配置为MLC的存储器单元且不将所述单元写入到所述SLC高速缓冲存储器。/n
【技术特征摘要】
【国外来华专利技术】20170830 US 15/691,1471.一种存储器装置，其包括：
存储器单元阵列，所述阵列中的所述存储器单元可配置为多层级单元MLC配置或单层级单元SLC配置，所述阵列中的被配置成SLC的存储器单元包括SLC高速缓冲存储器；
控制器，所述控制器执行固件指令以致使所述控制器执行包括以下各项的操作：
从主机接收对所述主机所测量的电池电量低于预定阈值的指示；和
作为响应，将写入请求的数据放置到所述阵列的配置为MLC的存储器单元且不将所述单元写入到所述SLC高速缓冲存储器。
2.根据权利要求1所述的存储器装置，其中所述操作另外包括：
在从所述主机接收到所述指示之后，从所述主机接收第二指示，所述第二指示用以指示所述电池电量高于所述预定阈值，并且作为响应，将第二请求的第二数据放置于所述SLC高速缓冲存储器中；和
在将所述第二请求的所述数据放置于所述SLC高速缓冲存储器中之后，将所述第二请求的所述第二数据移动到所述阵列的配置为MLC的存储器单元。
3.根据权利要求1所述的存储器装置，其中从所述主机接收所述指示的所述操作包括经由通信接口接收消息。
4.根据权利要求3所述的存储器装置，其中所述通信接口是根据通用快闪存储UFS装置的接口。
5.根据权利要求1所述的存储器装置，其中所述操作另外包括响应于所述指示而延迟MLC存储器单元重新配置为SLC存储器单元。
6.根据权利要求1所述的存储器装置，其中所述主机与操作系统相关联，且其中所述电池是移动计算装置的电池。
7.根据权利要求1所述的存储器装置，其中所述操作另外包括：
在接收传入的大数据之前，接收传入的大数据传送指示；
将所述阵列的被配置成MLC的一组一或多个存储器单元重新配置为SLC；
接收所述传入的大数据传送并且将所述传入的大数据传送写入到所述SLC；和
将所述阵列的被配置成SLC的所述组一或多个存储器单元重新配置回到MLC。
8.一种存储器装置，其包括：
存储器单元阵列，所述阵列中的所述存储器单元可配置为多层级单元MLC配置或单层级单元SLC配置，所述阵列中的被配置成SLC的存储器单元包括SLC高速缓冲存储器；
控制器，所述控制器执行固件指令以致使所述控制器执行包括以下各项的操作：
经由通信接口接收电子装置状态指示，所述电子装置状态指示提供其中安装有所述存储器装置的装置的状态；
识别用于处置所述电子装置状态指示的规则；和
通过以下操作中的一个来执行所述规则：
修改SLC高速缓冲存储器配置；
设置行为修改指示符；或
执行SLC高速缓冲存储器例程。
9.根据权利要求8所述的存储器装置，其中执行所述规则的所述操作包括设置所述行为修改指示符，且其中所述操作另外包括：
经由所述通信接口接收写入请求；
识别所述行为修改指示符；和
响应于所述行为修改指示符，通过将数据...
【专利技术属性】
技术研发人员：C·L·克里斯滕森，J·黄，S·A·琼，K·坦派罗，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。