半导体结构及其形成方法技术

本发明专利技术实施例提供了一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：在衬底上形成停止层；在所述停止层上形成初始牺牲层；对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率；堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。
技术介绍
在三维存储器的制造过程中，深槽刻蚀是一个必不可少的工艺过程。相关技术中，在三维存储器中的堆叠结构中形成多个栅线隙(GLS，GateLineSlit)就是通过深槽刻蚀来实现的。该情况下的深槽刻蚀要求刻蚀得到的深沟槽穿过堆叠结构，且延伸至牺牲层，并在牺牲层的表面形成预设深度的凹陷区。然而，在实际应用中，由于深宽比(这里深宽比是指沟槽的深度和宽度的比值)过大，工艺过程复杂，导致在一个晶圆的牺牲层中形成的多个凹陷区的深度非常不均一。
技术实现思路
为解决相关技术问题，本专利技术实施例提出一种半导体结构及其形成方法，至少能够改善在一个晶圆的牺牲层中形成的多个凹陷区的深度不均一的问题。本专利技术实施例的技术方案是这样实现的：本专利技术实施例提供了一种半导体结构的形成方法，包括：在衬底上形成停止层；在所述停止层上形成初始牺牲层；对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；形成堆叠结本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：/n在衬底上形成停止层；/n在所述停止层上形成初始牺牲层；/n对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；/n形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；/n形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；/n对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：
在衬底上形成停止层；
在所述停止层上形成初始牺牲层；
对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；
形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；
形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；
对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。


2.根据权利要求1所述的方法，其特征在于，使用刻蚀气体中的氟源来执行刻蚀，掺杂处理所使用的掺杂离子包括负离子。


3.根据权利要求2所述的方法，其特征在于，所述掺杂离子为带负电的硼离子。


4.根据权利要求1所述的方法，其特征在于，进行掺杂处理的厚度大于或等于未进行掺杂处理前的初始牺牲层厚度的一半。


5.根据权利要求1所述的方法，其特征在于，对所述初始牺牲层进行掺杂处理的步骤包括：
对所述初始牺牲层进行离子注入。

【专利技术属性】
技术研发人员：李明，陈韦斌，刘隆冬，周颖，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42