一种3D NAND存储器及其制造方法技术

本发明专利技术提供一种3D NAND存储器及其制造方法，本发明专利技术的方法通过刻蚀衬底在衬底上形成条状凸起的第一凸起部，第一凸起部上方和侧壁上形成的背部选择栅氧化物形成背部选择栅切线，将后续形成的背部选择栅切断，实现背部选择栅的分离控制，提升器件的控制时间，降低器件字线层的RC延时效应。或者在形成第一凸起部的同时，在衬底上形成阵列分布的柱状凸起的第二凸起部。在堆叠结构中形成的阵列分布的存储结构与第二凸起部一一对应，部分存储结构形成在第一凸起部上。上述第一凸起部和第二凸起部代替在沟道孔中形成选择性外延结构，衬底图形化过程易于控制，并且无需可刻蚀后处理。

A 3D NAND memory and its manufacturing method

【技术实现步骤摘要】
一种3DNAND存储器及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种3DNAND存储器及其制造方法。
技术介绍
随着集成电路中器件的特征尺寸的不断缩小，堆叠多个平面的存储单元以实现更大存储容量并实现每比特更低成本的3D存储器技术越来越受到青睐。在3DNAND存储器中，通常采用堆叠栅极的顶部选择栅极来控制存储结构。随着堆叠层数的增加，通过背部选择栅与顶部选择栅分别对存储结构进行控制。然而，随着堆叠层数的增加，在形成背部选择栅切线时通常采用首先形成部分堆叠层，然后刻蚀部分对叠层形成沟槽，在沟槽中填充绝缘材料形成背部选择栅切线，将后续的背部选择栅切断。该方法工艺繁琐，刻蚀形成沟槽的过程还会对衬底造成损伤。在形成存储结构时，刻蚀堆叠结构形成沟道孔，然后在沟道孔底部进行选择性外延结构的生长，在形成选择性外延结构之前，首先需要对沟道孔及衬底进行刻蚀后清洗，该清洗过程，容易对衬底造成损伤，或者清洗不彻底，衬底清洁度不够，生长的选择性外延结构均匀性较差等。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种3DNAND存储器及其制造方法，本专利技术首先通过对衬底图形化形成第一凸起部或者同时形成第一凸起部及第二凸起部，第一凸起部为条状凸起，第二凸起部为阵列排布的柱状凸起。上述第一凸起部的上方及侧壁上形成背部选择栅切线，实现背部选择栅的分离控制。第一凸起部和第二凸起部上方形成存储结构。本专利技术的方法简化了背部选择栅切线的形成工艺，还能够省去存储结构底部外延结构的形成，降低了器件制造难度，降低了制造成本。为实现上述目的及其它相关目的，本专利技术提供了一种3DNAND存储器的制造方法，该制造方法包括以下步骤：提供衬底；在所述衬底上形成至少一个第一凸起部，所述第一凸起部形成为沿所述第一方向延伸的条状凸起；在所述衬底及所述条状凸起上方及侧壁上形成背部选择栅；在所述背部选择栅牺牲层及所述背部选择栅切上方形成堆叠结构，所述堆叠结构顶部的至少一层栅极层作为顶部选择栅；形成贯穿所述堆叠结构的栅线缝隙；在所述堆叠结构中形成存储结构。可选地，在所述衬底及所述条状凸起上方及侧壁上形成背部选择栅还包括以下步骤：在所述衬底及所述条状凸起上方及侧壁上形成背部选择栅氧化物，所述条状凸起上方及侧壁上的背部选择栅氧化物形成背部选择栅切线；在所述背部选择栅氧化物上方形成背部选择栅牺牲层；对所述背部选择栅牺牲层进行平坦化，至暴露所述条状凸起上方的背部选择栅氧化物，并且使得所述背部选择栅牺牲层的上表面低于所述第一凸起部的上表面。可选地，在所述堆叠结构中形成存储结构，还包括以下步骤：刻蚀所述堆叠结构以及部分所述衬底，形成贯穿所述堆叠结构的阵列排布的沟道孔，部分所述沟道孔形成在所述条状凸起中；在所述沟道孔的底部形成选择性外延结构；在所述沟道孔中依次形成阻挡层、电荷捕获层、隧穿层及沟道层，所述沟道层与所述选择性外延结构连通。可选地，所述3DNAND存储器的制造方法还包括：在所述衬底上形成至少一个第一凸起部的同时或者之后，在所述第一凸起部之外的所述衬底上形成第二凸起部，所述第二凸起部形成为阵列排布的多个柱状凸起。可选地，该3DNAND存储器制造方法还包括：在所述衬底上方、所述条状凸起及所述柱状凸起上方及侧壁上形成背部选择栅氧化物，所述条状凸起上方及侧壁上的背部选择栅氧化物形成背部选择栅切线；在所述背部选择栅氧化物上方形成背部选择栅牺牲层；对所述背部选择栅牺牲层进行平坦化，至暴露所述条状凸起上方的背部选择栅氧化物，并且使得所述背部选择栅牺牲层的上表面低于所述第一凸起部的上表面。可选地，在所述背部选择栅沟槽中形成背部选择栅牺牲层还包括以下步骤：在所述背部选择栅氧化物上方沉积背部选择栅牺牲层；对所述背部选择栅牺牲层进行平坦化，使得所述背部选择栅牺牲层低于所述柱状凸起。可选地，在所述堆叠结构中形成存储结构，还包括以下步骤：刻蚀所述堆叠结构形成贯穿所述堆叠结构的阵列排布的沟道孔，所述沟道孔形成在所述柱状凸起及所述条状凸起的上方，并且所述沟道孔的底部暴露所述柱状凸起及所述条状凸起；在所述沟道孔的侧壁上依次形成阻挡层、电荷捕获层、隧穿层及沟道层，所述沟道层与所述柱状凸起及所述条状凸起连通。可选地，在所述背部选择栅牺牲层及所述背部选择栅切上方形成堆叠结构还包括以下步骤：在所述背部选择栅氧化物及所述背部选择栅牺牲层上方交替形成绝缘层和牺牲层。可选地，该3DNAND存储器制造方法还包括以下步骤：经所述栅线缝隙去除所述背部选择栅牺牲层及所述牺牲层，分别形成背部选择栅沟槽及栅极沟槽；在所述背部选择栅沟槽及所述栅极沟槽中填充导电材料分别形成背部选择栅极及堆叠栅极层。可选地，该3DNAND存储器制造方法还包括：在形成所述背部选择栅极及所述堆叠栅极层之前，在所述背部选择栅沟槽及所述栅极沟槽中填充栅极介电层。可选地，该3DNAND存储器制造方法还包括在所述栅线缝隙中形成共源极的如下步骤：在所述栅线缝隙的侧壁上形成栅极隔离层；在所述栅线缝隙中填充源极导电材料。可选地，该3DNAND存储器制造方法还包括以下步骤：刻蚀位于所述堆叠的栅极层顶部的顶部选择栅极，形成在第一方向上延伸的顶部选择栅切线沟槽；在所述顶部选择栅沟槽中填充介电材料，形成所述顶部选择栅切线。可选地，所述顶部选择栅切线与所述背部选择栅切线上下对齐。本专利技术还提供了一种3DNAND存储器，该存储器包括：衬底，所述衬底包括至少一个第一凸起部，所述第一凸起部为沿所述第一方向延伸的条状凸起；形成在所述衬底上的背部选择栅，所述背部选择栅包括形成在所述衬底上方及所述条状凸起的上表面及侧壁上的背部选择栅切线；形成在所述背部选择栅上方的堆叠结构，所述堆叠结构包括依次堆叠的绝缘层及栅极层，所述堆叠结构顶部的至少一层栅极层作为顶部选择栅；贯穿所述堆叠结构的陈列共源极；以及形成在所述堆叠结构中的存储结构。可选地，所述存储结构包括：贯穿所述堆叠结构的阵列排布的沟道孔；位于沟道孔底部的选择性外延结构；依次形成在所述沟道孔中的阻挡层、电荷捕获层、遂穿层及沟道层，所述沟道层与所述选择性外延结构连通。可选地，所述衬底还包括第二凸起部，所述第二凸起部为阵列排布的多个柱状凸起。可选地，所述存储结构包括：贯穿所述堆叠结构的阵列排布的沟道孔，所述沟道孔的底部暴露所述柱状凸起及所述条状凸起；依次形成在所述沟道孔中的阻挡层、电荷捕获层、隧穿层及沟道层，所述沟道层与所述柱状凸起或所述条状凸起连通。可选地，所述阵列共源极包括：栅极隔离层，所述栅极隔离层形成所述阵列共源极的侧壁，与所述堆叠结构中栅极层和绝缘层连接，隔离所述栅极层；导电层，所述本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器制造方法，其特征在于，包括如下步骤：/n提供衬底；/n在所述衬底上形成至少一个第一凸起部，所述第一凸起部形成为沿所述第一方向延伸的条状凸起；/n在所述衬底及所述条状凸起上方及侧壁上形成背部选择栅；/n在所述背部选择栅牺牲层及所述背部选择栅切上方形成堆叠结构，所述堆叠结构顶部的至少一层栅极层作为顶部选择栅；/n形成贯穿所述堆叠结构的栅线缝隙；/n在所述堆叠结构中形成存储结构。/n

【技术特征摘要】
1.一种3DNAND存储器制造方法，其特征在于，包括如下步骤：
提供衬底；
在所述衬底上形成至少一个第一凸起部，所述第一凸起部形成为沿所述第一方向延伸的条状凸起；
在所述衬底及所述条状凸起上方及侧壁上形成背部选择栅；
在所述背部选择栅牺牲层及所述背部选择栅切上方形成堆叠结构，所述堆叠结构顶部的至少一层栅极层作为顶部选择栅；
形成贯穿所述堆叠结构的栅线缝隙；
在所述堆叠结构中形成存储结构。


2.根据权利要求1所述的3DNAND存储器制造方法，其特征在于，在所述衬底及所述条状凸起上方及侧壁上形成背部选择栅还包括以下步骤：
在所述衬底及所述条状凸起上方及侧壁上形成背部选择栅氧化物，所述条状凸起上方及侧壁上的背部选择栅氧化物形成背部选择栅切线；
在所述背部选择栅氧化物上方形成背部选择栅牺牲层；
对所述背部选择栅牺牲层进行平坦化，至暴露所述条状凸起上方的背部选择栅氧化物，并且使得所述背部选择栅牺牲层的上表面低于所述第一凸起部的上表面。


3.根据权利要求1述的3DNAND存储器制造方法，其特征在于，在所述堆叠结构中形成存储结构，还包括以下步骤：
刻蚀所述堆叠结构以及部分所述衬底，形成贯穿所述堆叠结构的阵列排布的沟道孔，部分所述沟道孔形成在所述条状凸起中；
在所述沟道孔的底部形成选择性外延结构；
在所述沟道孔中依次形成阻挡层、电荷捕获层、隧穿层及沟道层，所述沟道层与所述选择性外延结构连通。


4.根据权利要求1所述的3DNAND存储器制造方法，其特征在于，还包括：在所述衬底上形成至少一个第一凸起部的同时或者之后，在所述第一凸起部之外的所述衬底上形成第二凸起部，所述第二凸起部形成为阵列排布的多个柱状凸起。


5.根据利要求4所述的3DNAND存储器制造方法，其特征在于，还包括：
在所述衬底上方、所述条状凸起及所述柱状凸起上方及侧壁上形成背部选择栅氧化物，所述条状凸起上方及侧壁上的背部选择栅氧化物形成背部选择栅切线；
在所述背部选择栅氧化物上方形成背部选择栅牺牲层；
对所述背部选择栅牺牲层进行平坦化，至暴露所述条状凸起上方的背部选择栅氧化物，并且使得所述背部选择栅牺牲层的上表面低于所述第一凸起部的上表面。


6.根据利要求5所述的3DNAND存储器制造方法，其特征在于，在所述堆叠结构中形成存储结构，还包括以下步骤：
刻蚀所述堆叠结构形成贯穿所述堆叠结构的阵列排布的沟道孔，所述沟道孔形成在所述柱状凸起及所述条状凸起的上方，并且所述沟道孔的底部暴露所述柱状凸起及所述条状凸起；
在所述沟道孔的侧壁上依次形成阻挡层、电荷捕获层、隧穿层及沟道层，所述沟道层与所述柱状凸起及所述条状凸起连通。


7.根据权利要求2或5所述的3DNAND存储器制造方法，其特征在于，在所述背部选择栅牺牲层及所述背部选择栅切上方形成堆叠结构还包括以下步骤：
在所述背部选择栅氧化物及所述背部选择栅牺牲层上方交替形成绝缘层和牺牲层。


8.根据权利要求7所述的3DNAND存储器制造方法，其特征在于，还包括以下步骤：
经所述栅线...

【专利技术属性】
技术研发人员：肖梦，耿静静，张慧，吴佳佳，王攀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42