三维堆叠结构及制备方法技术

本发明专利技术提供一种三维堆叠结构及制备方法，通过形成与贯穿阵列联结线的第一端相接触，且覆盖贯穿阵列联结线的第一端的绝缘层，使得在采用等离子体刻蚀形成贯穿基底联结线的沟槽时，产生的大量电荷会受到绝缘层的阻挡，从而避免对外围电路的可靠性所造成的影响。

【技术实现步骤摘要】
三维堆叠结构及制备方法
本专利技术属于半导体
，涉及一种三维堆叠结构及制备方法。
技术介绍
随着集成电路的飞速发展，以及为满足人们对芯片更高功能集成化需求的不断提高，三维结构功能芯片走进人们的生活。三维结构功能芯片支持在较小的空间内集成更多功能模块，进而有效降低成本和能耗。这种新型的三维结构功能芯片主要由功能阵列和外围电路组成，采用晶圆键合的方式，将功能阵列和外围电路电连接，而后通过制备贯穿基底联结线(TSC,ThroughSiliconContact)及贯穿阵列联结线(TAC,ThroughArrayContact)将键合晶圆的电路引出，以形成三维结构功能芯片。然而在制备TSC的过程中，当采用等离子体刻蚀形成TSC的沟槽时，等离子体刻蚀所产生的大量电荷，会通过贯穿基底联结线及贯穿阵列联结线传输至外围电路中，从而在外围电路中大量积累，从而影响外围电路的可靠性，如降低经时击穿(TDDB)性能及负偏压温度不稳定(NBTI)等。因此，提供一种三维堆叠结构及制备方法，以解决在制备TSC时，对外围电路的影响，实属必要。...

【技术保护点】
1.一种三维堆叠结构的制备方法，其特征在于，包括以下步骤：/n提供基底，所述基底包括第一面及与所述第一面对应的第二面；/n于所述基底的第一面上形成绝缘层，并图形化所述绝缘层；/n于所述基底的第一面上形成功能阵列层，以形成第一晶圆，所述功能阵列层包括贯穿阵列联结线，所述贯穿阵列联结线的第一端与所述绝缘层相接触，且所述绝缘层覆盖所述贯穿阵列联结线的第一端；/n提供第二晶圆，所述第二晶圆包括与所述功能阵列层对应设置的外围电路层；/n键合所述第一晶圆及第二晶圆，以形成键合晶圆，使所述功能阵列层与所述外围电路层电连接，且所述外围电路层与所述贯穿阵列联结线的第二端电连接；/n自所述基底的第二面，进行等离子...

【技术特征摘要】
1.一种三维堆叠结构的制备方法，其特征在于，包括以下步骤：
提供基底，所述基底包括第一面及与所述第一面对应的第二面；
于所述基底的第一面上形成绝缘层，并图形化所述绝缘层；
于所述基底的第一面上形成功能阵列层，以形成第一晶圆，所述功能阵列层包括贯穿阵列联结线，所述贯穿阵列联结线的第一端与所述绝缘层相接触，且所述绝缘层覆盖所述贯穿阵列联结线的第一端；
提供第二晶圆，所述第二晶圆包括与所述功能阵列层对应设置的外围电路层；
键合所述第一晶圆及第二晶圆，以形成键合晶圆，使所述功能阵列层与所述外围电路层电连接，且所述外围电路层与所述贯穿阵列联结线的第二端电连接；
自所述基底的第二面，进行等离子体刻蚀，形成贯穿所述基底和所述绝缘层的沟槽，以显露所述贯穿阵列联结线的第一端；
于所述沟槽中形成贯穿基底联结线，所述贯穿基底联结线与所述贯穿阵列联结线的第一端电连接，以通过所述贯穿基底联结线及贯穿阵列联结线将所述键合晶圆的电路引出。


2.根据权利要求1所述的三维堆叠结构的制备方法，其特征在于：所述基底包括掺杂阱，形成所述绝缘层的步骤在形成所述掺杂阱之前或在形成所述掺杂阱之后。


3.根据权利要求1所述的三维堆叠结构的制备方法，其特征在于：在键合所述第一晶圆及第二晶圆后，在所述基底中形成所述沟槽前，还包括自所述基底的第二面减薄所述基底的步骤。


4.根据权利要求1所述的三维堆叠结构的制备方法，其特征在于：所述绝缘层的材料包括氮化硅、氧化硅及氮氧化硅中的一种。
<...

【专利技术属性】
技术研发人员：闾锦，黄威，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42