变容二极管、集成电路及形成变容二极管的方法技术

本公开内容的各种实施例涉及一种变容二极管，所述变容二极管包括降低表面场(RESURF)区。在一些实施例中，变容二极管包含漂移区、栅极结构、一对的接触区以及降低表面场区。漂移区位于衬底内且具有第一掺杂类型。栅极结构上覆漂移区。接触区位于衬底内且上覆漂移区。此外，接触区具有第一掺杂类型。栅极结构横向夹在接触区之间。降低表面场区位于衬底中，在漂移区下方且具有第二掺杂类型。第二掺杂类型与第一掺杂类型相反。降低表面场区有助于耗尽栅极结构下方的漂移区，这降低变容二极管的最小电容且增大变容二极管的调谐范围。

Varactor, integrated circuit and method of forming varactor

【技术实现步骤摘要】
变容二极管、集成电路及形成变容二极管的方法
本专利技术的实施例是关于一种变容二极管、集成电路及形成变容二极管的方法。
技术介绍
许多现代电子器件含有金属氧化物半导体(metal-oxide-semiconductor，MOS)变容二极管。MOS变容二极管是一种半导体二极管，其电容取决于MOS变容二极管两端的电压。MOS变容二极管通常用作LC槽压控振荡器(voltagecontrolledoscillator，VCO)的调谐部件。
技术实现思路
本专利技术的实施例中详细说明一种变容二极管，其特征在于，包括：漂移区，位于衬底中且具有第一掺杂类型；栅极结构，位于所述漂移区上方；一对的接触区，位于所述衬底中，所述接触区上覆所述漂移区，其中所述接触区具有所述第一掺杂类型，且其中所述栅极结构横向夹在所述接触区之间；以及降低表面场区，位于所述衬底中，所述降低表面场区在所述漂移区下方，其中所述降低表面场区具有第二掺杂类型，且其中所述第二掺杂类型与所述第一掺杂类型相反。本专利技术的实施例中详细说明一种集成电路，其特征在于，包括：半导体衬底，包括具有第一掺杂类型的第一掺杂区，且进一步包括具有与所述第一掺杂类型相反的第二掺杂类型的第二掺杂区，其中所述第二掺杂区上覆所述第一掺杂区且在PN结处接触所述第一掺杂区，且其中所述第二掺杂区从所述第一掺杂区延伸到所述半导体衬底的顶部表面；以及栅极结构，包括栅极介电层和栅极电极，所述栅极介电层和所述栅极电极堆叠在所述半导体衬底的所述顶部表面上，上覆所述第二掺杂区。本专利技术的实施例中详细说明一种形成变容二极管的方法，其特征在于，所述方法包括：在衬底内形成具有第一掺杂类型的降低表面场区；在所述衬底内形成具有第二掺杂类型的漂移区，其中所述漂移区和所述降低表面场区形成为使得所述降低表面场区在所述漂移区下方；在所述衬底上形成栅极结构；以及形成一对的接触区，所述接触区位于所述衬底中且上覆所述漂移区，其中所述接触区分别形成在所述栅极结构的相对侧上且具有所述第二掺杂类型，且其中所述第一掺杂类型与所述第二掺杂类型相反。附图说明在结合附图阅读时通过以下详细描述最好地理解本公开内容的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为论述清晰起见可任意增大或减小各种特征的尺寸。图1示出包含具有RESURF区的MOS变容二极管的集成电路(integratedcircuit，IC)的一些实施例的横截面图。图2A至图2E示出图1的IC的各种替代实施例的横截面图。图3A和图3B示出图1的IC的各种更详细实施例的横截面图，其中IC包括额外特征。图4示出包含一对MOS变容二极管的IC的一些实施例的横截面图。图5、图6、图7A、图7B、图8A、图8B以及图9至图12示出用于形成包含具有RESURF区的变容二极管的IC的方法的各种实施例的横截面图。图13示出图5、图6、图7A、图7B、图8A、图8B以及图9至图12的方法的一些实施例的框图。图14示出通过磊晶形成RESURF区和阱区的方法的一些实施例的横截面图。图15A和图15B示出用于形成RESURF区和阱区的方法的一些实施例的横截面图，其中阱区形成在RESURF区之后形成的磊晶层中。具体实施方式本公开的实施例内容提供用于实施本公开内容的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开的实施例内容。当然，这些组件和布置只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或在第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征与第二特征可不直接接触的实施例。另外，本公开的实施例内容可以在各种实例中重复附图标号和/或字母。这种重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。此外，为便于描述，本文可使用例如“下方”、“在…下”、“下部”、“上方”、“上部”等的空间相对术语来描述一个元件或特征与另一元件或特征的关系，如图中所示出。除图中所描绘的取向之外，空间相对术语意欲涵盖器件在使用或操作中的不同取向。装置可以其它方式定向(旋转90度或处于其它取向)且本文所使用的空间相对描述词同样可相应地进行解释。典型的金属氧化物半导体(MOS)变容二极管包含在位于衬底内的N型阱区上方的栅极结构。N+型接触区位于衬底中，上覆N型阱，且分别沿着栅极结构的相对侧壁。栅极结构包括安置在栅极氧化层上方的栅极电极。从栅极电极到N+型接触区施加电压改变了MOS变容二极管的电容。增大电压使沿栅极电极的N型阱中的电子的浓度增大，从而减小N+型接触区之间的电阻且增大MOS变容二极管的电容。继续增大电压会使电容增大，直到达到最大电容为止。降低电压使沿栅极电极的N型阱中的电子的浓度减小，从而增大N+型接触区之间的电阻且减小MOS变容二极管的电容。在特定电压下，当降低MOS变容二极管两端的电压时，耗尽区形成在N型阱中。此外，继续降低电压使耗尽区延伸到N型阱中的深度增大，直到达到最大耗尽深度为止。在最大耗尽深度处，MOS变容二极管达到其最小电容。最大电容与最小电容的比率定义MOS变容二极管的调谐范围。调谐范围越大越好，这是因为较大的调谐范围为电路设计者提供了更大的灵活性。增大N型阱的掺杂浓度使N型阱的电阻降低并增大MOS变容二极管的Q因数。然而，增大的掺杂浓度使最大耗尽深度减小。这反过来增大MOS变容二极管的最小电容，且减小MOS变容二极管的调谐范围。因此，在Q因数与调谐范围之间存在权衡。本公开内容的各种实施例涉及一种变容二极管，所述变容二极管包括降低表面场(reducedsurfacefield，RESURF)区。在一些实施例中，变容二极管位于衬底上且包括漂移区、栅极结构、一对的接触区以及RESURF区。漂移区位于衬底内且具有第一掺杂类型。栅极结构上覆漂移区。接触区位于衬底内且上覆漂移区。此外，接触区具有第一掺杂类型。栅极结构横向夹在接触区之间。RESURF区位于衬底中，在漂移区下方且具有第二掺杂类型。第二掺杂类型与第一掺杂类型相反。RESURF区有助于耗尽栅极结构下方的漂移区。当变容二极管处于耗尽模式时，对于给定电压，具有RESURF区的耗尽大于没有RESURF区的耗尽。此外，可利用RESURF区实现完全耗尽。由于变容二极管的电容随着耗尽的增加而减小，所以包含RESURF区使最小电容减小。这反过来增大变容二极管的调谐范围。由于耗尽增强，变容二极管的Q因数可增加，同时仍然保持良好的调谐范围。举例来说，可增大漂移区的掺杂浓度，或可减小栅极结构的栅极长度，以减小接触区之间的电阻并提高Q因数。参考图1，提供包括变容二极管125的集成电路(IC)的一些实施例的横截面图100。变容二极管125安置在衬底102上。衬底102可为例如块状衬底(例如块状硅衬底)、绝缘体上硅(silicon-on-insulator，SOI)衬底本文档来自技高网...

【技术保护点】
1.一种变容二极管，其特征在于，包括：/n漂移区，位于衬底中且具有第一掺杂类型；/n栅极结构，位于所述漂移区上方；/n一对的接触区，位于所述衬底中，所述接触区上覆所述漂移区，其中所述接触区具有所述第一掺杂类型，且其中所述栅极结构横向夹在所述接触区之间；以及/n降低表面场区，位于所述衬底中，所述降低表面场区在所述漂移区下方，其中所述降低表面场区具有第二掺杂类型，且其中所述第二掺杂类型与所述第一掺杂类型相反。/n

【技术特征摘要】
20181023 US 62/749,188;20190607 US 16/434,3811.一种变容二极管，其特征在于，包括：
漂移区，位于衬底中且具有第一掺杂类型；
栅极结构，位于所述漂移区上方；
一对的接触区，位于所述衬底中，所述接触区上覆所述漂移区，其中所述接触区具有所述第一掺杂类型，且其中所述栅极结构横向夹在所述接触区之间；以及
降低表面场区，位于所述衬底中，所述降低表面场区在所述漂移区下方，其中所述降低表面场区具有第二掺杂类型，且其中所述第二掺杂类型与所述第一掺杂类型相反。


2.根据权利要求1所述的变容二极管，其特征在于，其中所述第一掺杂类型是n型，且所述第二掺杂类型是p型，或
其中所述第一掺杂类型是p型，且所述第二掺杂类型是n型。


3.根据权利要求1所述的变容二极管，其特征在于，其中所述降低表面场区包括硼、铟或二氟硼，且其中所述漂移区包括磷、砷或锑，或
其中所述漂移区包括硼、铟或二氟硼，且其中所述降低表面场区包括磷、砷或锑。


4.根据权利要求1所述的变容二极管，其特征在于，其中所述降低表面场区与所述接触区直接接触，或
其中所述降低表面场区向上突出到所述栅极结构正下方的位置，且高于所述接触区的底部，或
其中所述降低表面场区与所述接触区间隔开。


5.根据权利要求1所述的变容二极管，其特征在于，所述变容二极管进一步包括：
掺杂区，位于所述衬底中，所述掺杂区处于所述降低表面场区正下方，且包括所述第一掺杂类型。

【专利技术属性】
技术研发人员：苏亮宇，姚智文，段孝勤，雷明达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71