源漏电阻测试方法技术

在本发明专利技术提供了一种源漏电阻测试方法，通过形成第一测试结构和测试结构，得到所述第一测试结构的第一电阻，得到所述第二测试结构的第二电阻，以及得到所述第一测试结构的第一沟道长度和所述第二测试结构的第二沟道长度。进而形成拟合曲线，所述拟合曲线包括与第一坐标轴对应的所述第一电阻和所述第二电阻，以及与第二坐标轴对应的所述第一沟道长度和所述第二沟道长度，并且所述拟合曲线与所述第一坐标轴形成有截距。通过计算出所述拟合曲线与所述第一坐标轴的截距，得到第一源漏电阻或者第二源漏电阻，由此能够得到较准确的第一源漏或者第二源漏电阻的值，从而提高源漏电阻的测量值的准确性。

Source and drain resistance test method

【技术实现步骤摘要】
源漏电阻测试方法
本专利技术涉及半导体集成电路的
，特别涉及一种源漏电阻测试方法。
技术介绍
在半导体器件的制作过程中，需要精确控制器件区中晶体管(真实晶体管)的源漏电阻(源极区电阻Rs或漏极区电阻Rd)，以使得真实晶体管的性能(例如饱和电流)达到设计要求。目前，最常用的测量真实晶体管中源漏电阻的方法为，在器件的制作过程中，在衬底上形成不包括栅极的测试结构，采用该测试结构所获得的电阻测量值作为晶体管中的源漏电阻。但随着半导体器件的特征尺寸越来越小，栅极结构之间的距离也越来越小，这种方法在先进节点时，会违反设计规则，造成工艺上的不一致性(如源漏外延的形状发生变化)，从而造成源漏端电阻提取不准。因此，目前迫切需要寻找一种既简单又能准确地测量出真实晶体管中源漏电阻的方法。
技术实现思路
本专利技术的目的在于提供一种源漏电阻测试方法，以提高源漏电阻的测量值的准确性。为解决上述技术问题，本专利技术提供一种源漏电阻测试方法，包括：形成第一测试结构，所述第一测试结构包括位于一衬底中依次连接的第一源区、第一沟道区和第一本文档来自技高网...

【技术保护点】
1.一种源漏电阻测试方法，其特征在于，所述源漏电阻测试方法包括：/n形成第一测试结构，所述第一测试结构包括位于一衬底中依次连接的第一源区、第一沟道区和第一漏区，所述第一源区和所述第一漏区之间形成有第一源漏电阻，所述沟道区形成有第一沟道电阻；/n形成第二测试结构，所述第二测试结构包括位于所述衬底中依次连接的第二源区、第二沟道区和第二漏区，所述第二源区和所述第二漏区之间形成有与所述第一源漏电阻的阻值相同的第二源漏电阻，所述第二沟道区形成有第二沟道电阻，所述第二源区和所述第一源区的结构相同，所述第二漏区和所述第一漏区的结构相同，所述第二沟道区的长度大于所述第一沟道区的长度；/n得到所述第一源漏电阻和...

【技术特征摘要】
1.一种源漏电阻测试方法，其特征在于，所述源漏电阻测试方法包括：
形成第一测试结构，所述第一测试结构包括位于一衬底中依次连接的第一源区、第一沟道区和第一漏区，所述第一源区和所述第一漏区之间形成有第一源漏电阻，所述沟道区形成有第一沟道电阻；
形成第二测试结构，所述第二测试结构包括位于所述衬底中依次连接的第二源区、第二沟道区和第二漏区，所述第二源区和所述第二漏区之间形成有与所述第一源漏电阻的阻值相同的第二源漏电阻，所述第二沟道区形成有第二沟道电阻，所述第二源区和所述第一源区的结构相同，所述第二漏区和所述第一漏区的结构相同，所述第二沟道区的长度大于所述第一沟道区的长度；
得到所述第一源漏电阻和所述第一沟道电阻的和值，以得到第一电阻，以及得到所述第二源漏电阻和所述第二沟道电阻的和值，以得到第二电阻，所述第一电阻和所述第二电阻通过相同的方法得到；
获取所述第一沟道区和所述第二沟道区的长度，以得到第一沟道长度和第二沟道长度；
形成拟合曲线，所述拟合曲线包括与第一坐标轴对应的所述第一电阻和所述第二电阻，以及与第二坐标轴对应的所述第一沟道长度和所述第二沟道长度，并且所述拟合曲线与所述第一坐标轴形成有截距；以及，
计算出所述拟合曲线与所述第一坐标轴的截距，以得到所述第一源漏电阻或者所述第二源漏电阻。


2.如权利要求1所述的源漏电阻测试方法，其特征在于，所述第一源区、所述第一沟道区、所述第一漏区、所述第二源区、所述第二沟道区和所述第二漏区均具有相同类型的掺杂离子。


3.如权利要求1所述的源漏电阻测试方法，其特征在于，所述第一源漏电阻和所述第一沟道电阻为串联，所述第二源漏电阻和所述第二沟道电阻为串联。


4.如权利要求1所述的源漏电阻测试方法，其特征在于，所述第一测试结构包括第一栅极结构，所述第一栅极结构位于所述衬底上且覆盖所述第一沟道区，所述第一源区和所述第一漏区分别位于所述第一栅极结构两侧的所述衬底中。


5.如权利要求1...

【专利技术属性】
技术研发人员：陈金明，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31