一种基于ATE的芯片动态负载测试方法技术

本发明专利技术公开了一种基于ATE的芯片动态负载测试方法，采用VOL/VOL静态测试方法，静态测试时，芯片的所有输出管脚被预置到要求的输出逻辑状态，VOH预置为1，VOL预置为0，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着在输出管脚上加对应方向的负载电流，测量此时管脚上的电压值，并与芯片要求的驱动能力范围相比较，如果测量值低于VOH/高于VOL，则判不合格，J750上选择PPMU资源，一次并行完成所有的输出管脚的测试；本发明专利技术提供的一种基于ATE的芯片动态负载测试方法，实现了对驱动能力强的大负载电流芯片的并行测试，根据不同待测器件的需求，适当调整电流设置，执行上述方案，可提高VOH/VOL的测试效率。

A test method of chip dynamic load based on ATE

【技术实现步骤摘要】
一种基于ATE的芯片动态负载测试方法
本专利技术涉及集成电路的直流参数测试
，具体是一种基于ATE的芯片动态负载测试方法。
技术介绍
集成电路比较常见的直流参数测试包括接触测试、漏电电流测试、电源功耗测试、空载/带载驱动能力测试、输入高低电平测试等等。当使用J750测试平台测试芯片时，根据芯片具体的特性不同，有些芯片需要ATEforce很大电流去模拟芯片带载状态，对芯片的驱动能力进行测试，但是J750测试平台用PPMU对芯片各个管脚电压并行测试时，对负载电流有一定限制。本专利技术介绍了一种测试方法，在750系统中，保持对管脚驱动测试的并行状态，并扩展机台资源force的最大电流上限，缩短了IOH/IOL较大的芯片的测试时间。目前集成电路技术发展很快，新的产品有运行速度快、驱动能力强、模拟精度高等优点。J750大规模集成电路测试系统是泰瑞达公司低成本、高效率并行测试的测试仪器，拥有一套完整的数字、直流、模拟仪器套件，涵盖广泛的半导体测试要求，并可以提供多site高密度并行测试，被广泛应用于集成电路的批量测试筛选。然而J750大规模集成电路测试系统在并行测试驱动能力比较强的芯片的时候，负载电流有比较大的限制，当芯片的电特性中需要的负载电流大于PPMU电流的极限值了，PPMU就满足不了一些驱动能力强的芯片的测试需求了，当不选择PPMU资源时，测试机一般会改为使用BPMU，BPMU负载电流范围大于PPMU，但是由于多个pin只有一个BPMU资源，BPMU只能串行状态测试，当需要测试的I/Opin比较多时，会明显增加测试时间。本专利技术中的方法应用于集成电路的直流参数测试，介绍了一种使用Teradyne750测试平台测试集成电路驱动能力的方法。
技术实现思路
本专利技术为解决上述技术问题而采用的技术方案是提供一种基于ATE的芯片动态负载测试方法，解决J750PPMUforcecurrent上限比较低、对负载电流较大的芯片无法并行测试、只能串行测试的问题，此项技术方案提高了芯片测试效率，其中，具体技术方案为：采用VOL/VOL静态测试方法，静态测试时，芯片的所有输出管脚被预置到要求的输出逻辑状态，VOH预置为1，VOL预置为0，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着在输出管脚上加对应方向的负载电流，测量此时管脚上的电压值，并与芯片要求的驱动能力范围相比较，如果测量值低于VOH/高于VOL，则判不合格，J750上选择PPMU资源，一次并行完成所有的输出管脚的测试。上述的基于ATE的芯片动态负载测试方法，其中：基于PPMU在forcecurrent有限制，当芯片要求的负载电流大于PPMU电流的极限值，芯片VOH/VOL参数无法并行测试，改为选择BPMU串行测试。上述的基于ATE的芯片动态负载测试方法，其中：芯片加负载电流的方式，一部分负载电流通过PMU单元加入，limit参考PPMUSpecs，另一部分通过PinLevelssheet设置，PinLevels在IOpin设置时，通过设置电流源、电流陷和门限电压，加入另一部分负载电流，最后测试芯片驱动能力依然是使用PPMU并行测试。本专利技术相对于现有技术具有如下有益效果：本方法提高了J750大规模集成电路测试系统的测试能力，实现了对驱动能力强的大负载电流芯片的并行测试，根据不同待测器件的需求，适当调整电流设置，执行上述方案，可提高VOH/VOL的测试效率。附图说明图1为VOH测试示意图。图2为VOL测试示意图。图3为J750I/O资源的Pinlevel参数示意图。具体实施方式J750：一种高度集成化的数字信号测试机；VOH：指器件输出逻辑1时输出管脚上需要保证的最低电压；IOH：指器件输出逻辑1时输出管脚上的负载电流(为拉电流)；VOL：指器件输出逻辑0时输出管脚上需要压制的最高电压；IOL：指器件输出逻辑0时输出管脚上的负载电流(为灌电流)。本技术方案是一种基于J750平台的测试芯片驱动能力的方法，此方法针对IOH/IOL比较大的芯片使用，扩展了J750并行测试I/OPin可以施加的上下拉电流的范围，提高了此类芯片的测试效率。现举实例详细说明本专利技术在集成电路测试中的应用：芯片DS9XXXXX在Teradyne750版本3.50.40测试平台上测试VOH/VOL，此芯片datasheet上要求负载电流极限值为60ma，如需测试负载电流为60ma状态下芯片的VOL/VOH，需要测试机在每个IOpin上施加不同方向的电流，IOH＝-60ma，IOL＝60ma，分别查看每个IOpin的VOH/VOL电压输出状态是否符合预期。在J750上PPMU可以force的电流范围是-50ma～50ma，只使用PPMU加负载电流无法满足电特性要求，如果选择PPMU并行测试，force电流与电特性要求的差值需要在pinlevels设置中补偿上，pinlevels中设置待测试的IOpin的Isink/Isource的值10ma，这样IOpin在测试中IOH/IOL的实际值就是PPMU资源forcecurrent和Isink/Isource的总和，即实际负载电流的大小符合电特性要求等于60ma，在并行测试的状态下节约了芯片驱动能力测试的测试时间。随着目前集成电路行业的迅速发展，电路参数测试也越来越被重视起来。本专利技术描述了一种基于J750测试系统对集成电路驱动能力的测试方法，此专利技术提高了芯片的测试效率，而且此方法操作简单，普通技术人员就能够依据说明书的内容实施此方法。虽然本专利技术已以较佳实施例揭示如上，然其并非用以限定本专利技术，任何本领域技术人员，在不脱离本专利技术的精神和范围内，当可作些许的修改和完善，因此本专利技术的保护范围当以权利要求书所界定的为准。本文档来自技高网...

【技术保护点】
1.一种基于ATE的芯片动态负载测试方法，其特征在于：采用VOL/VOL静态测试方法，静态测试时，芯片的所有输出管脚被预置到要求的输出逻辑状态，VOH预置为1，VOL预置为0，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着在输出管脚上加对应方向的负载电流，测量此时管脚上的电压值，并与芯片要求的驱动能力范围相比较，如果测量值低于VOH/高于VOL，则判不合格，J750上选择PPMU资源，一次并行完成所有的输出管脚的测试。/n

【技术特征摘要】
1.一种基于ATE的芯片动态负载测试方法，其特征在于：采用VOL/VOL静态测试方法，静态测试时，芯片的所有输出管脚被预置到要求的输出逻辑状态，VOH预置为1，VOL预置为0，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着在输出管脚上加对应方向的负载电流，测量此时管脚上的电压值，并与芯片要求的驱动能力范围相比较，如果测量值低于VOH/高于VOL，则判不合格，J750上选择PPMU资源，一次并行完成所有的输出管脚的测试。


2.如权利要求1所述的基于ATE的芯片动态负载测试方法，其特征在...

【专利技术属性】
技术研发人员：崔孝叶，王华，季海英，王静，周建青，
申请(专利权)人：上海华岭集成电路技术股份有限公司，
类型：发明
国别省市：上海;31