半导体结构及其制造方法技术

本公开提供一种半导体结构及其制造方法。该制造方法包括提供一堆叠结构，其中该堆叠结构包括按序堆叠的一氮化物层、一第一层、一停止层、一第二层及一第一氧化物层；形成一第三层于该第一氧化物层上；图案化该第三层以得到一线条与间隔图案，包括多个第一线与多个第一间隔；形成一第二氧化物层在该线条与间隔图案上；去除在所述第一线上的该第二氧化物层；去除所述第一线以形成多个第二间隔；以及通过所述第二间隔而蚀刻该第一氧化物层、该第二层及该停止层，以形成多个第二线。

Semiconductor structure and manufacturing method

【技术实现步骤摘要】
半导体结构及其制造方法
本公开主张2018/10/17申请的美国正式申请案第16/162,729号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。本公开关于一种半导体结构及其制造方法，特别关于一种具有堆叠结构的半导体结构及其制造方法，该堆叠结构具有设计的临界尺寸(criticaldimension，CD)。
技术介绍
半导体装置被制作的愈来愈小，可更紧密地容置于移动运算装置，以消耗更低的能量，借此增加电池的放电次数的寿命。用来缩小半导体装置尺寸的技术也可用于增进电路密度，以使半导体装置具备更强的运算能力。科技进步至今，其持续受限于各时期可行的光刻设备的分辨率。特征及间隔的最小尺寸直接与光刻设备的可用的分辨率有关。在半导体装置中，重复的图案，例如存储器阵列，是以间距来测量的，该间距是由两个相邻特征的相同点的距离来定义的。一般来说，该间距可视为特征的宽度与间隔(或分离两个相邻特征的间隔物)的宽度的总和。受限于可行的光刻设备的分辨率，小于最小间距的特征并无法可靠地得到。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开一方面提供一种半导体结构。该半导体结构包括一氮化物层、一第一层、一停止层、一第二层、一第一氧化物层及一第二氧化物层。该第一层设于该氮化物层上。该停止层设于该第一层上，该第一层具有一基体及设于该基体之上的多个突出部。该第二层设于该停止层上，且具有分别设于所述突出部之上的多个区段。该第一氧化物层设于该第二层上，且具有分别设于所述区段之上的第一区域。该第二氧化物层设于该第一氧化物层上，且具有分别设于所述第一区域之上的多个第二区域。在一些实施例中，一堆叠结构包括按序堆叠的该突出部、该区段、该第一区域及该第二区域，该堆叠结构的临界尺寸(criticaldimension，CD)介于20至24纳米之间。在一些实施例中，两个相邻的堆叠结构之间的间隔的临界尺寸介于11纳米至15纳米之间。本公开另一方面提供一种半导体结构的制造方法。该制造方法包括提供一堆叠结构，其中该堆叠结构包括按序堆叠的一氮化物层、一第一层、一停止层、一第二层及一第一氧化物层；形成一第三层于该第一氧化物层上；图案化该第三层以得到一线条与间隔图案(line-and-spacepattern)，包括多个第一线与多个第一间隔；形成一第二氧化物层在该线条与间隔图案上；去除在所述第一线上的该第二氧化物层；去除所述第一线以形成多个第二间隔；以及通过所述第二间隔而蚀刻该第一氧化物层、该第二层及该停止层，以形成多个第二线。在一些实施例中，各该第二线的临界尺寸介于20至24纳米之间，且形成于相邻的两个第二线之间的各第三间隔的临界尺寸介于11纳米至15纳米之间。在一些实施例中，图案化该第三层以得到该线条与间隔图案的该步骤包括提供一光刻胶层于该第三层上；图案化该光刻胶层；进行一第一蚀刻工艺以去除该第三层的一部分；以及剥离该光刻胶层。在一些实施例中，图案化该第三层之后，该第一氧化物层的部分显露于该第一间隔。在一些实施例中，该第二氧化物层形成在各个第一线的一顶面和一侧壁以及该第一氧化物层上，该第二氧化物层的厚度一致。在一些实施例中，该制造方法还包括形成一填充材料在该第二氧化物层上；去除在所述第一线上的该第二氧化物层时，同时去除在所述第一线上的该填充材料；以及去除所述第一线时，同时完全去除该填充材料。在一些实施例中，使用第二蚀刻工艺来去除在所述第一线上的该第二氧化物层以及在所述第一线之上的该填充材料，该第二蚀刻工艺包括使用四氟化碳(CF4)作为反应气体。在一些实施例中，以一灰化工艺去除所述第一线以及该填充材料，该灰化工艺包括使用氧气(O2)作为反应气体。在一些实施例中，形成在所述第一线之上的该填充材料的高度实质上小于形成在所述第一间隔内的该填充材料的高度。在一些实施例中，该第一氧化物层的部分显露于所述第二间隔。在一些实施例中，该半导体结构具有一主动区及环绕该主动区的一周边区，其中所述第二线以及所述第二间隔位于该主动区内。在一些实施例中，在该主动区内的该第一氧化物层的高度小于在该周边区内的该第一氧化物层的高度，且该主动区内的该第三层的高度大于该周边区内的该第三层的高度，如此一来该第三层的一上表面实质上是平面的。通过上述的制造方法，包括按序堆叠的该突出部、该区段、该第一区域及该第二区域的堆叠结构的临界尺寸及两个相邻堆叠结构的临界尺寸可以达到要求，且可实施后续的生产工艺。上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的精神和范围。附图说明参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。图1为流程图，例示本公开一些实施例的半导体装置的制造方法；图2至图12为示意图，例示本公开一些实施例的半导体装置的制造方法的不同制造阶段。符号说明100堆叠结构102主动区104周边区110氮化物层120第一层130停止层132基体134突出部140第二层142区段150第一氧化物层152第一区域160第三层160a线条与间隔图案162第一间隔163第一间隔164第一线165顶面166侧壁167第一线168顶面169侧壁170光刻胶层170a线条与间隔图案172线段174线段176间距178线段180第二氧化物层180a区段181第二区域182第二间隔184第二线186第三间隔190填充材料192正面200表面302步骤304步骤306步骤308步骤310步骤312步骤314步骤316步骤400堆叠结构W1线宽W2线宽H1高度H2高度CD1临界尺寸CD2临界尺寸具体实施方式本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，可适当整合以下实施例以完成另一实施例。“一实施例”、“实施例”、“例示实施例”、“其他实本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：/n一氮化物层；/n一第一层，设于该氮化物层上；/n一停止层，设于该第一层上，其中该第一层具有一基体及设于该基体之上的多个突出部；/n一第二层，设于该停止层上，且具有分别设于所述突出部之上的多个区段；/n一第一氧化物层，设于该第二层上，且具有分别设于所述区段之上的第一区域；以及/n一第二氧化物层，设于该第一氧化物层上，且具有分别设于所述第一区域之上的多个第二区域。/n

【技术特征摘要】
20181017 US 16/162,7291.一种半导体结构，包括：
一氮化物层；
一第一层，设于该氮化物层上；
一停止层，设于该第一层上，其中该第一层具有一基体及设于该基体之上的多个突出部；
一第二层，设于该停止层上，且具有分别设于所述突出部之上的多个区段；
一第一氧化物层，设于该第二层上，且具有分别设于所述区段之上的第一区域；以及
一第二氧化物层，设于该第一氧化物层上，且具有分别设于所述第一区域之上的多个第二区域。


2.如权利要求1所述的半导体结构，其中一堆叠结构包括按序堆叠的该突出部、该区段、该第一区域及该第二区域，该堆叠结构的临界尺寸介于20纳米至24纳米之间。


3.如权利要求1所述的半导体结构，其中两个相邻的堆叠结构之间的间隔的临界尺寸介于11纳米至15纳米之间。


4.一种半导体结构的制造方法，包括：
提供一堆叠结构，其中该堆叠结构包括按序堆叠的一氮化物层、一第一层、一停止层、一第二层及一第一氧化物层；
形成一第三层于该第一氧化物层上；
图案化该第三层以得到一线条与间隔图案，包括多个第一线与多个第一间隔；
形成一第二氧化物层在该线条与间隔图案上；
去除在所述第一线上的该第二氧化物层；
去除所述第一线以形成多个第二间隔；以及
通过所述第二间隔而蚀刻该第一氧化物层、该第二层及该停止层，以形成多个第二线。


5.如权利要求4所述的制造方法，其中各个第二线的临界尺寸小于37纳米，形成于相邻的两个第二线之间的各第三间隔的临界尺寸介于11纳米至15纳米之间。


6.如权利要求4所述的制造方法，其中图案化该第三层以得到一线条与间隔图案的步骤，包括：
提供一光刻胶层...

【专利技术属性】
技术研发人员：罗翊仁，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71