测试装置制造方法及图纸

揭示一种用于测试待测试对象的电特性的测试装置。所述测试装置包括：测试电路板，包括绝缘基底基板、多个信号接触点及基板屏蔽部分，所述绝缘基底基板形成有印刷电路，所述多个信号接触点连接至所述印刷电路且向待测试对象施加测试信号，所述基板屏蔽部分在所述基底基板的厚度方向上形成于所述多个信号接触点之间；以及测试插座，包括多个信号引脚及导电区块，所述多个信号引脚接触所述多个信号接触点，所述导电区块以不接触的方式支撑所述多个信号引脚。此使得当高频高速半导体经历测试时在用于施加测试信号的各线路之间达成牢靠的噪音屏蔽，藉此提高测试的可靠性。

testing device

【技术实现步骤摘要】
【国外来华专利技术】测试装置
本专利技术涉及一种用于测试例如半导体等待测试高频高速装置的电特性的测试装置。
技术介绍
为测试例如半导体等待测试对象的电特性，测试装置已采用用于支撑测试探针的探针插座及用于接触测试探针并施加测试信号的测试电路板。随着高频高速半导体的间距(pitch)减小且容许电流(allowablecurrent)增大，在探针插座的各信号探针之间进行噪音屏蔽已变得非常重要。图5示出传统测试装置10，传统测试装置10包括用于支撑信号探针22的探针插座20及放置于探针插座20下方并提供测试信号的测试电路板30。在探针插座20中，信号探针12被插入工程塑胶区块(engineeringplasticblock)中并执行测试。此外，测试电路板30包括形成于绝缘介电基板上且传输测试信号的导电柱32及信号接垫34。当需要具有高隔离度(highisolation)的高频高速半导体及类似对象经历测试时，在探针插座20的各个相邻的信号探针22之间使用导电接地本体作为屏蔽件。然而，测试电路板30是由绝缘基板制成，且因此在导电柱32之间及信号接垫34之间仍会出现串扰(cross-talk)问题。为提高测试可靠性，需要进行维修以降低高频高速半导体中各信号线之间的隔离损耗(isolationloss)。
技术实现思路
技术问题本专利技术的实施例旨在解决传统问题，并提供一种可通过高隔离度来降低高频高速半导体中各信号线之间的串扰的测试装置。解决技术问题的方法根据本专利技术的实施例，提供一种测试装置。所述测试装置包括：测试电路板，包括绝缘基底基板、多个信号接触点及基板屏蔽部分，所述绝缘基底基板形成有印刷电路，所述多个信号接触点连接至所述印刷电路且向所述待测试对象施加测试信号，所述基板屏蔽部分在所述基底基板的厚度方向上形成于所述多个信号接触点之间；以及测试插座，包括多个信号引脚及导电区块，所述多个信号引脚接触所述多个信号接触点，所述导电区块以不接触的方式支撑所述多个信号引脚。根据本专利技术的测试装置使得在于测试电路板中造成噪音的各信号线之间达成更牢靠的噪音屏蔽，藉此提高测试的可靠性。所述基底基板可包括形成于厚度方向上的屏蔽凹槽，且所述基板屏蔽部分可填充于所述屏蔽凹槽中。所述基板屏蔽部分可环绕所述信号接触点排列。所述基板屏蔽部分可包括导电弹性体。所述信号接触点可包括填充于穿透所述基底基板的贯通孔中的导电柱，且所述基板屏蔽部分可环绕所述导电柱。所述基板屏蔽部分可作为单一本体自所述导电区块延伸。专利技术技术效果根据本专利技术的测试装置可在高频高速半导体中各信号线之间通过高隔离度而具有较低的串扰特性。附图说明图1是根据本专利技术第一实施例的测试装置的分解立体图。图2是图1中的测试装置的分解剖视图。图3是图1中的测试装置的耦合剖视图。图4是根据本专利技术第二实施例的测试装置的分解剖视图。图5是传统测试装置的剖视图。具体实施方式以下，将参照附图详细阐述根据本专利技术的测试装置1。图1至3是根据本专利技术第一实施例的测试装置1的分解立体图、分解剖视图及组装剖视图。测试装置1包括探针插座100及测试电路板200。探针插座100包括导电区块110、多个信号引脚150及至少一个接地引脚160，所述多个信号引脚150用于向接触对象施加测试信号，所述至少一个接地引脚160被施加接地信号。导电区块110包括信号引脚孔112及接地引脚孔114，所述多个信号引脚150以不接触的方式容置于信号引脚孔112中，至少一个接地引脚160以接触的方式容置于接地引脚孔114中。导电区块110可由黄铜及类似的导电金属或材料、表面镀覆有导电材料的塑胶或陶瓷制成。导电区块110包括上部导电区块120、下部导电区块130及夹置于上部导电区块120与下部导电区块130之间的绝缘支撑构件140。上部导电区块120包括多个上部盖体容置凹槽122及上部屏蔽壁124，所述多个上部盖体容置凹槽122围绕所述多个信号引脚150的顶部部分设置且自顶表面凹陷，上部屏蔽壁124设置于所述多个上部盖体容置凹槽122之间。上部盖体容置凹槽122与用于支撑信号引脚150的上端的上部绝缘盖体(未示出)耦合且容置所述上部绝缘盖体。下部导电区块130包括多个下部盖体容置凹槽132、下部屏蔽壁134及基板屏蔽部分136，所述多个下部盖体容置凹槽132围绕所述多个信号引脚150的底部部分设置且自底表面凹陷，下部屏蔽壁134设置于所述多个下部盖体容置凹槽132之间，基板屏蔽部分136朝测试电路板200延伸。下部盖体容置凹槽132与用于支撑信号引脚150的下端的下部绝缘盖体(未示出)耦合且容置所述下部绝缘盖体。下部屏蔽壁134在所述多个信号引脚150的各下端之间屏蔽噪音。基板屏蔽部分136自下部屏蔽壁134附加地延伸且插入随后欲阐述的测试电路板200的屏蔽凹槽240中。基板屏蔽部分136延伸成具有“-”形横截面。作为另一选择，如图1及2中所示，基板屏蔽部分136可延伸成具有与测试电路板200中具有“H”形的屏蔽凹槽240对应的“H”形横截面。基板屏蔽部分136可能未必自下部屏蔽壁134延伸但可自下部导电区块130突出，只要基板屏蔽部分136可插入测试电路板200的屏蔽凹槽240中即可。绝缘支撑构件140是由绝缘板制成。绝缘支撑构件140包括用于容置及支撑信号引脚150的多个信号孔142。信号孔142形成于与信号引脚孔112对应的位置处。信号孔142具有较信号引脚孔112小的内径且具有与信号引脚150相同的外径。信号引脚150向待测试对象的电源端子传输用于测试的测试信号。信号引脚150形状像弹簧针(pogopin)且并无限制，且包括中空筒、局部地插入所述筒的上侧中的上部柱塞、局部地插入所述筒的下侧中的下部柱塞及在所述筒内夹置于所述上部柱塞与所述下部柱塞之间的弹簧。信号引脚150包括上部柱塞及下部柱塞，所述上部柱塞的端部接触待测试对象的电源端子，所述下部柱塞的端部接触测试电路板200的信号接触点230。接地引脚160在向待测试对象施加测试电源之后经由所述待测试对象的接地端子接收接地电压。接地引脚160具有与信号引脚150相似的结构，且包括中空筒、局部地插入所述筒的上侧中的上部柱塞、局部地插入所述筒的下侧中的下部柱塞及在所述筒内夹置于所述上部柱塞与所述下部柱塞之间的弹簧。接地引脚160的上部柱塞及下部柱塞接触待测试对象的接地端子及测试电路板200的接地层220。测试电路板200包括绝缘基底基板210、排列于绝缘基底基板210的顶表面及底表面上的导电接地层220、排列于绝缘基底基板210上的多个信号接触点230及形成于所述多个信号接触点230之间且在厚度方向上凹陷的屏蔽凹槽240。基底基板210被设置为由介电材料、陶瓷、塑胶等制成的绝缘基板。基底基板210包括在不围绕信号接触点230形成接地层220的条件下暴露出的暴露部分212，以使覆盖基底基板本文档来自技高网...

【技术保护点】
1.一种用于测试待测试对象的电特性的测试装置，所述测试装置包括：/n测试电路板，包括绝缘基底基板、多个信号接触点及基板屏蔽部分，所述绝缘基底基板形成有印刷电路，所述多个信号接触点连接至所述印刷电路且向待测试对象施加测试信号，所述基板屏蔽部分在所述基底基板的厚度方向上形成于所述多个信号接触点之间；以及/n测试插座，包括多个信号引脚及导电区块，所述多个信号引脚接触所述多个信号接触点，所述导电区块以不接触的方式支撑所述多个信号引脚。/n

【技术特征摘要】
【国外来华专利技术】20170811 KR 10-2017-01022701.一种用于测试待测试对象的电特性的测试装置，所述测试装置包括：
测试电路板，包括绝缘基底基板、多个信号接触点及基板屏蔽部分，所述绝缘基底基板形成有印刷电路，所述多个信号接触点连接至所述印刷电路且向待测试对象施加测试信号，所述基板屏蔽部分在所述基底基板的厚度方向上形成于所述多个信号接触点之间；以及
测试插座，包括多个信号引脚及导电区块，所述多个信号引脚接触所述多个信号接触点，所述导电区块以不接触的方式支撑所述多个信号引脚。


2.根据权利要求1所述的测试装...

【专利技术属性】
技术研发人员：金勤洙，郑宰欢，
申请(专利权)人：李诺工业股份有限公司，
类型：发明
国别省市：韩国;KR