半导体存储装置及其驱动方法制造方法及图纸

一种半导体存储装置，包括存储单元单位和内部电压稳定装置。存储单元单元包括行译码器、列译码器和存储单元阵列。内部电压稳定装置包括：操作终止确定单元，被配置为基于外部输入电压确定半导体存储装置的操作是否终止并输出操作终止命令；终止电压生成单元，被配置为基于操作终止确定单元的操作终止的确定结果来生成具有预设电压值的终止电压；和开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且将从终止电压生成单元输入的终止电压提供给存储单元阵列的多个内部节点。

Semiconductor storage device and its driving method

【技术实现步骤摘要】
半导体存储装置及其驱动方法相关申请的交叉引用本申请要求2018年10月8日在韩国知识产权局提交的韩国专利申请No.10-2018-0119625的优先权，其公开内容通过引用整体结合于此。
本专利技术构思的示例性实施例涉及能够在动态随机存取存储器(DRAM)的操作终止时稳定内部电压的内部电压稳定装置、包括内部电压稳定装置的半导体存储装置、以及驱动半导体存储装置的方法。
技术介绍
对于动态随机存取存储器(DRAM)的连续操作，内部节点的电压被设置为在施加电源时具有初始值。当DRAM的操作终止时，电荷保留在电源电容器中。然而，不对电源电容器中剩余的电荷进行单独处理以稳定内部电压。随着DRAM设计规则的减少和模式的小型化，由于在DRAM的操作终止之后电源电容器中剩余的电荷，可能发生操作错误和意外问题。
技术实现思路
根据本专利技术构思的示例性实施例，半导体存储装置包括存储单元单位和内部电压稳定装置。其中，所述存储单元单位包括：行译码器，被配置为对行地址信号进行译码并产生多个字线选择信号；列译码器，被配置为对列地址信号进行译码并生成多个列选择信号；以及存储单元阵列，包括连接在多个字线和多个位线之间的多个存储单元。内部电压稳定装置包括：操作终止确定单元，被配置为基于外部输入电压确定半导体存储装置的操作是否终止，并当确定操作终止时输出操作终止命令；终止电压生成单元，被配置为基于操作终止确定单元的操作终止的确定结果来生成具有预设电压值的终止电压；以及开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且被配置为将从所述终止电压生成单元输入的所述终止电压提供给所述存储单元阵列的多个内部节点。根据本专利技术构思的示例性实施例，半导体存储装置包括：存储单元阵列，包括多个存储单元；写路径单元，连接到存储单元阵列；数据输入单元，连接到写路径单元；和内部电压稳定装置，被配置为基于外部输入电压确定半导体存储装置的操作是否终止，当确定操作终止时产生具有预设电压值的终止电压，并提供终止电压到存储单元阵列的多个内部节点。根据本专利技术构思的示例性实施例，半导体存储装置包括：存储单元阵列，包括多个存储单元；和内部电压稳定装置，被配置为基于外部输入电压确定半导体存储装置的操作是否终止，当确定操作终止时产生具有预设电压值的一个终止电压，并提供所述一个终止电压到存储单元阵列的多个内部节点。其中存储单元阵列包括多个输入线，用于输入所述一个终止电压。和内部电压稳定装置包括：操作终止确定单元，被配置为确定半导体存储装置的操作是否终止并当确定操作终止时输出操作终止命令；终止电压生成单元，被配置为根据输入于此的电压模式调整一个终止电压的值；以及开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且被配置为将所述一个终止电压输出到所述存储单元阵列的所述多个内部节点。附图说明图1是示出根据本专利技术构思的示例性实施例的半导体存储装置的图。图2是用于描述在存储装置的操作终止之后电压保留在内部节点中的情况的图。图3是示出根据本专利技术构思的示例性实施例的图1的操作终止确定单元的图。图4A是示出根据本专利技术构思的示例性实施例的使用内部电压输出终止电压的示例的图。图4B是示出图1的终止电压生成单元的图，根据本专利技术构思的示例性实施例，图1的终止电压生成单元根据电压模式产生多个终止电压并输出多个终止电压。图4C是示出图1的终止电压生成单元的图，根据本专利技术构思的示例性实施例，终止电压生成单元根据电压模式选择多个内部电压中的一个内部电压，并输出所选择的一个内部电压作为终止电压。图5是示出根据本专利技术构思的示例性实施例的图1的开关单元的图。通过操作终止命令操作图1的开关单元，以便将终止电压输入到图1的存储单元阵列的内部节点。图6是示出根据本专利技术构思的示例性实施例的图1的存储单元的图。图7是示出根据本专利技术构思的示例性实施例的在存储装置的操作终止之后利用一个终止电压稳定的内部节点的电压的图。图8是示出根据本专利技术构思的示例性实施例的在存储装置的操作终止之后利用多个终止电压稳定的内部节点的电压的图。图9是示出应用了根据本专利技术构思的示例性实施例的半导体存储装置的存储模块的图。图10是示出应用了根据本专利技术构思的示例性实施例的半导体存储装置的移动系统的图。具体实施方式本专利技术构思的示例性实施例旨在提供一种内部电压稳定装置，其能够在动态随机存取存储器(DRAM)的操作终止时稳定内部电压。本专利技术构思的示例性实施例还涉及提供一种包括能够在DRAM的操作终止时稳定内部电压的内部电压稳定装置的半导体存储装置以及驱动该半导体存储装置的方法。在下文中，将参照附图描述根据本专利技术构思的示例性实施例的内部电压稳定装置、包括内部电压稳定装置的半导体存储装置、以及驱动半导体存储装置的方法。贯穿本申请，相同的附图标记可以指代相同的元件。图1是示出根据本专利技术构思的示例性实施例的半导体存储装置的图。参考图1，根据本专利技术构思的示例性实施例的半导体存储装置10可以是例如双倍数据速率同步动态随机存取存储器(DDRSDRAM)的动态随机存取存储器(DRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)等。根据本专利技术构思的示例性实施例的半导体存储装置10可以包括内部电压稳定装置100和存储单元200。内部电压稳定装置100可以包括操作终止确定单元110、终止电压生成单元120和开关单元130。存储单元200可以包括其中布置有多个存储单元的存储单元阵列210，。图2是用于描述在存储装置的操作终止之后电压保留在内部节点中的情况的图。参见图1和图2，当终止半导体存储装置10的写入和加载操作时，先前注入存储单元阵列210的内部节点的电荷保留在存储单元阵列210的内部节点中。它可能不知道内部节点中剩余的电荷将如何变化。当具有相同极性的电荷集中在存储单元阵列210的特定内部节点上时，可以在特定内部节点和其他内部节点之间产生电位差。当在内部节点之间产生电位差时，电荷移动，并且电荷的移动可能导致电容器的电荷损失。另外，由于内部节点之间的电荷的移动，在半导体存储装置10的下一操作中可能发生操作错误。在根据本专利技术构思的示例性实施例的半导体存储装置10中，内部电压稳定装置100可以检测到半导体存储装置10的操作被终止并产生终止电压。内部电压稳定装置100可以将产生的终止电压输入到存储单元200的存储单元阵列210的内部节点。内部电压稳定装置100可以将终止电压提供给存储单元阵列210的内部节点，以便当半导体存储装置10的操作终止时稳定内部节点的电压。图3是示出根据本专利技术构思的示例性实施例的图1的操作终止确定单元的图。参照图1和图3，操作终止确定单元110可以包括电压计算单元112和操作终止命令生成单元114。电压计算单元112确定从本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，包括存储单元单位和内部电压稳定装置，/n其中，所述存储单元单位包括：/n行译码器，被配置为对行地址信号进行译码并产生多个字线选择信号，/n列译码器，被配置为对列地址信号进行译码并生成多个列选择信号，以及/n存储单元阵列，包括连接在多个字线和多个位线之间的多个存储单元；和/n内部电压稳定装置包括：/n操作终止确定单元，被配置为基于外部输入电压确定半导体存储装置的操作是否终止，并当确定操作终止时输出操作终止命令，/n终止电压生成单元，被配置为基于操作终止确定单元的操作终止的确定结果来生成具有预设电压值的终止电压，以及/n开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且被配置为将从所述终止电压生成单元输入的所述终止电压提供给所述存储单元阵列的多个内部节点。/n

【技术特征摘要】
20181008 KR 10-2018-01196251.一种半导体存储装置，包括存储单元单位和内部电压稳定装置，
其中，所述存储单元单位包括：
行译码器，被配置为对行地址信号进行译码并产生多个字线选择信号，
列译码器，被配置为对列地址信号进行译码并生成多个列选择信号，以及
存储单元阵列，包括连接在多个字线和多个位线之间的多个存储单元；和
内部电压稳定装置包括：
操作终止确定单元，被配置为基于外部输入电压确定半导体存储装置的操作是否终止，并当确定操作终止时输出操作终止命令，
终止电压生成单元，被配置为基于操作终止确定单元的操作终止的确定结果来生成具有预设电压值的终止电压，以及
开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且被配置为将从所述终止电压生成单元输入的所述终止电压提供给所述存储单元阵列的多个内部节点。


2.如权利要求1所述的半导体存储装置，其中，所述终止电压生成单元根据输入于此的电压模式调节所述终止电压的值。


3.如权利要求2所述的半导体存储装置，其中，所述终止电压生成单元基于所述电压模式产生一个终止电压，并将所述一个终止电压输出到所述开关单元。


4.如权利要求3所述的半导体存储装置，其中，所述开关单元将所述一个终止电压提供给所述存储单元阵列的所述多个内部节点。


5.如权利要求2所述的半导体存储装置，其中，所述终止电压生成单元包括多个终止电压生成器，
终止电压包括具有由多个终止电压生成器产生的不同值的多个终止电压，以及
终止电压生成单元将由多个终止电压生成器产生的多个终止电压提供给不同的开关。


6.如权利要求5所述的半导体存储装置，其中，所述开关单元将所述多个终止电压提供给所述存储单元阵列的所述多个内部节点。


7.如权利要求2所述的半导体存储装置，其中，所述终止电压生成单元包括多个终止电压生成器，
其中多个终止电压生成器中的一些产生第一终止电压；
多个终止电压生成器中剩余的生成器产生第二终止电压；和
终止电压生成单元将第一终止电压和第二终止电压提供给不同的开关。


8.如权利要求7所述的半导体存储装置，其中，所述开关单元将所述第一终止电压提供给所述存储单元阵列的第一内部节点，并将所述第二终止电压提供给所述存储单元阵列的第二内部节点。


9.如权利要求2所述的半导体存储装置，其中，终止电压生成单元将在半导体存储装置中产生的内部电压输出到开关单元作为终止电压。


10.如权利要求2所述的半导体存储装置，其中，所述终止电压生成单元被配置为：
在电压模式的基础上，选择在半导体存储装置中产生的多个内部电压中的一个内部电压；和
将所选择的一个内部电压输出到开关单元作为终止电压。
<...

【专利技术属性】
技术研发人员：朴赞敏，金大善，南仁哲，李昌洙，郑震石，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR