磁阻元件及其制作方法技术

本发明专利技术公开一种磁阻元件及其制作方法，其于形成底电极材料层、磁隧穿接面材料层和顶电极材料层后，先将顶电极材料层图案化成顶电极，然后于顶电极侧壁形成第一间隙壁，再以顶电极和第一间隙壁为掩模蚀刻磁隧穿接面材料层和底电极材料层，形成磁隧穿接面和底电极。后续，再形成第二间隙壁覆盖住第一间隙壁、磁隧穿接面和底电极的侧壁。

Magnetoresistive element and its fabrication

【技术实现步骤摘要】
磁阻元件及其制作方法
本专利技术涉及一种磁阻元件及其制作方法，特别是涉及一种磁阻式随机存取存储器及其制作方法。
技术介绍
磁阻式随机存取存储器(magnetoresistiverandomaccessmemory,MRAM)为近年来获得高度关注的一种新式存储器，其整合了目前各式存储器的优点，例如可比拟静态随机存取存储器(SRAM)的存取速度、闪存存储器(flash)的非挥发性与低耗电、动态随机存取存储器(DRAM)的高密度以及耐久性，而且可与目前半导体后段制作工艺整合，因此有潜力成为未半导体芯片主要使用的存储器。不同于传统存储器是通过存储电荷来存储数据，磁阻式随机存取存储器的存储单元是利用电子自旋特性以及控制磁隧穿接面(magnetictunnelingjunction,MTJ)磁化方向来改变隧穿磁阻(tunnelingmagnetoresistive,TMR)而存储数字数据。磁隧穿接面为夹设在顶电极(例如耦合至位线)和底电极(例如耦合至字符线)的叠层结构，主要包含两磁性层(例如铁磁层)夹设一非常薄且致密的绝缘层(也称为隧穿层)。位于隧穿层一侧的铁磁层具有被固定的磁化方向，因此也称为被固定层(pinnedlayer)，位于隧穿层另一侧的铁磁层的磁化方向则可随外加磁场方向改变，因此也称为自由层(freelayer)。当自由层的磁化方向与固定层的磁化方向相同时，自旋电子自固定层隧穿至自由层的机率较大，为低阻态，可代表数据“0”。相反的，当自由层的磁化方向与固定层的磁化方向相反时，自旋电子自固定层隧穿至自由层的机率较小，为高阻态，可代表数据“1”。目前磁隧穿接面的制作过程仍具有许多挑战。例如，制作过程中的对准误差或尺寸变异会造成底电极与其正下方的电连接结构(例如导电插塞)接触面积不足而具有升高的串接电阻，导致磁阻式随机存取存储器数据写入或读取异常。另外，制作过程中的对准误差或尺寸变异也很容易造成电连接结构暴露在蚀刻制作工艺中，造成缺陷以及污染机台的风险。
技术实现思路
有鉴于上述问题，本专利技术提出一种改良的磁阻元件及其制造方法，其利用顶电极和位于顶电极侧壁的第一间隙壁为蚀刻掩模，蚀刻并图案化其下方的磁隧穿接面材料层和底电极层，制作出宽度大于顶电极宽度的磁隧穿接面和底电极，可确保导电插塞完全被底电极覆盖住，避免由于制作工艺对准误差或尺寸变异造成的串接电阻过高和缺陷问题。本专利技术目的之一在于提供一种磁阻元件，包含一底电极、一磁隧穿接面(magnetictunnelingjunction,MTJ)位于该底电极上、一顶电极位于该磁隧穿接面上、一第一间隙壁位于该磁隧穿接面上并覆盖该顶电极的侧壁，以及一第二间隙壁位于该第一间隙壁上，并沿着该第一间隙壁、该磁隧穿接面以及该底电极的侧壁覆盖。本专利技术另一目的在于提供一种磁阻元件制作方法，包含以下步骤。首先提供一介电层，包含一顶面，然后于该第一介电层上依序形成一底电极材料层以及一磁隧穿接面材料层。接着，在该磁隧穿接面材料层上形成一顶电极、一第一间隙壁材料层，共型的覆盖该顶电极以及该磁隧穿接面材料层。然后，进行一第一蚀刻制作工艺，形成一底电极、一磁隧穿接面以及一第一间隙壁位于该磁隧穿接面上并覆盖该顶电极的侧壁。接着，形成一第二间隙壁材料层，再进行一第二蚀刻制作工艺，形成一第二间隙壁覆盖该第一间隙壁、该磁隧穿接面以及该底电极的侧壁。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施例并配合所附的附图作详细说明。所附的附图均为示意图，并未按比例绘制，且相同或类似的特征通常以相同的附图标记描述。文中所述实施例与附图仅供参考与说明用，并非用来对本专利技术加以限制。本专利技术涵盖的范围由权利要求界定。与本专利技术权利要求具同等意义者，也应属本专利技术涵盖的范围。附图说明图1至图10为本专利技术一优选实施例的磁阻元件制作方法的步骤示意图，其中:图1为所述优选实施例于磁性元件区的第一介电层中形成一接触孔后的剖面示意图；图2为所述优选实施例于接触孔中形成一接触插塞后的剖面示意图；图3为所述优选实施例于形成一底电极材料层、一磁隧穿接面材料层、一盖层以及一顶电极材料层后的剖面示意图；图4为所述优选实施例于磁性元件区形成一顶电极后的剖面示意图；图5为所述优选实施例于形成一第一间隙壁材料层后的剖面示意图；图6为所述优选实施例于形成一第一间隙壁、一磁隧穿接面以及一底电极后的剖面示意图；图7为所述优选实施例于形成一第二间隙壁材料层后的剖面示意图；图8为所述优选实施例于形成一第二间隙壁后的剖面示意图；图9为所述优选实施例于形成一第二介电层后的剖面示意图；以及图10为所述优选实施例于周边区的第一介电层和第二介电层中形成接触插塞和金属内连线后的剖面示意图。主要元件符号说明14磁性元件区16周边区100层间介电层102下层电连接结构200层间介电层202蚀刻停止层204第一介电层204'顶面204a第一凹陷表面204b第二凹陷表面206接触孔208接触插塞210阻障层212导电材料214凹陷顶面302底电极材料层322底电极322a边缘部322b中间部304磁隧穿接面材料层320磁隧穿接面306固定层308被固定层310隧穿层312自由层314盖层316顶电极材料层330顶电极402第一间隙壁材料层404第一间隙壁406第二间隙壁材料层408第二间隙壁504第二介电层508接触插塞510金属内连线W宽度W1宽度W2宽度T厚度具体实施方式请参考图1至图10，为根据本专利技术一优选实施例的磁阻元件制作方法的步骤示意图。如图1所示，首先提供一基底10，其上包含一层间介电层100。基底10例如是一硅基底、一硅覆绝缘基底、一三五族半导体基底等，但不限于此。基底10中可包含已制作的半导体结构，例如晶体管、电容、电阻、电感、电连接结构等，为了简化附图并未绘示出来。基底10定义有一磁性元件区14以及一周边区16。层间介电层100材料可包含氧化硅或低介电常数介电材料，例如氟硅玻璃(fluorinatedsilicaglass,FSG)、碳硅氧化物(SiCOH)、旋涂硅玻璃(spin-onglass)、多孔性低介电常数介电材料(porouslow-kdielectricmaterial)或有机高分子介电材料，但不限于此。位于磁性元件区14和周边区16的层间介电层100中分别形成有下层电连接结构102。下层电连接结构102例如是金属内连线结构，材料可包含钨(W)、铜(Cu)、铝(Al)或其他金属材料，较佳包含铜(Cu)。接着，在层间介电层100与下层电连接结构102上形成一层间介电层200，较佳包含一蚀刻本文档来自技高网...

【技术保护点】
1.一种磁阻元件，其特征在于，包含/n底电极；/n磁隧穿接面(magnetic tunneling junction,MTJ)，位于该底电极上；/n顶电极，位于该磁隧穿接面上；/n第一间隙壁，位于该磁隧穿接面上并覆盖该顶电极的侧壁；/n第二间隙壁，位于该第一间隙壁上，并沿着该第一间隙壁、该磁隧穿接面以及该底电极的侧壁覆盖。/n

【技术特征摘要】
1.一种磁阻元件，其特征在于，包含
底电极；
磁隧穿接面(magnetictunnelingjunction,MTJ)，位于该底电极上；
顶电极，位于该磁隧穿接面上；
第一间隙壁，位于该磁隧穿接面上并覆盖该顶电极的侧壁；
第二间隙壁，位于该第一间隙壁上，并沿着该第一间隙壁、该磁隧穿接面以及该底电极的侧壁覆盖。


2.如权利要求1所述的磁阻元件，其中该磁隧穿接面包含被固定层、隧穿层位于该被固定层上、以及自由层位于该隧穿层上。


3.如权利要求2所述的磁阻元件，其中该被固定层以及该自由层分别包含至少一铁磁性(ferromagnetic)材料层，该隧穿层包含绝缘材料。


4.如权利要求2所述的磁阻元件，另包含固定层位于该被固定层与该底电极之间，以及盖层位于该自由层与该顶电极之间。


5.如权利要求1所述的磁阻元件，另包含第一介电层位于该底电极下方，该第一介电层包含:
顶面；
第一凹陷表面，连接该顶面并且低于该顶面；以及
第二凹陷表面，连接该第一凹陷表面并且低于该第一凹陷表面。


6.如权利要求5所述的磁阻元件，其中该第一凹陷表面与该底电极的侧壁为一连续曲面，该第二凹陷表面与该第二间隙壁的侧壁为另一连续曲面。


7.如权利要求5所述的磁阻元件，另包含接触插塞，位于该介电层中并与该底电极电连接。


8.如权利要求7所述的磁阻元件，其中该底电极具有碟型(saucerplateshaped)剖面形状，包含边缘部覆盖在该第一介电层的该顶面上以及中间部覆盖在该接触插塞的凹陷顶面上。


9.如权利要求5所述的磁阻元件，另包含第二介电层位于该第一介电层上，其中该第二介电层的顶面与该顶电极的顶面共平面，该第一凹陷表面不与该第二介电层直接接触，该第二凹陷表面与该第二介电层直接接触。


10.如权利要求1所述的磁阻元件，其中该顶电极的宽度小于该磁隧穿接面以及该底电极的宽度。


11.一种磁阻元件制作方法，包含:
提供第一介电层，包含顶面；
在该第一介电层上依序形成底电极材料层以及磁隧穿接面材料层；
在该磁隧穿接面材料层上形成顶电极；
形成第一间隙壁材料层，共型的覆盖该顶电极以及该磁隧穿接面材料层；
进行第一蚀刻制作工艺，...

【专利技术属性】
技术研发人员：邱久容，陈禹钧，冯雅圣，林宏展，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71