【技术实现步骤摘要】
载子注入控制快恢复二极管结构及制造方法相关申请案的交叉参考本申请案主张2018年10月1日申请的序列号为62/739,820的美国临时申请案的权益。
本专利技术大体上涉及功率半导体装置，且更明确来说，涉及快恢复二极管结构。
技术介绍
可继续本段中描述的方法，但其不一定是先前构想或继续的方法。因此，除非另外指示，否则不应假设本段中描述的方法中的任何者仅凭借其包含于本段中而有资格作为现有技术。每个绝缘栅极双极型晶体管(IGBT)需要跨其集电极及发射极端子的快恢复二极管(FRD)以处置电感开关类型应用(例如电动机控制)期间的电流传导。为了最小化FRD的开关损耗且降低其电路噪声，FRD应具有较短反向恢复时间、较低峰值反向恢复电流、较软恢复电流，且还应在摄氏150度到175度之间的结温度下操作。为了降低反向恢复峰值电流及缩短恢复时间，FRD的少数载子寿命可通过使用金、铂或电子束辐照来减少。少数载子寿命减少存在一些缺点，包含更多电压尖峰及振荡会在FRD反向恢复期间生成；泄漏电流会在阻断阶段期间增加，尤其是在较高温度(例如摄氏150度及以上)下；且正向电压降(Vf)还会由于少数载子寿命减少而增加。
技术实现思路
提供此
技术实现思路
以引入呈简化形式的在下文具体实施方式中进一步描述的概念的选择。此
技术实现思路
不希望识别所主张标的物的关键或本质特征，也不希望用作确定所主张标的物的范围的辅助。FRD结构的各种实施例通过降低载子存储且在一些实施例中减少阳极的紧邻处的少数载子寿命(而...
【技术保护点】
1.一种半导体装置，其包括：/n第一导电性类型半导体衬底；/n漂移区域，其形成在所述第一导电性类型半导体衬底的顶部上以支持阻断高电压，所述漂移区域是第一导电性类型，所述漂移区域包括：/n顶部上的中等掺杂缓冲器区域，/n轻掺杂中间区域，及/n中等掺杂场停止区域或载子存储区域；/n第二导电性类型的屏蔽区域，所述屏蔽区域包括环绕所述漂移区域的所述中等掺杂缓冲器区域的深结；及/n第二导电性类型浅结阳极区域，其与所述第二导电性类型的阳极电极电接触。/n
【技术特征摘要】
20181001 US 62/739,820;20190624 US 16/450,3511.一种半导体装置，其包括：
第一导电性类型半导体衬底；
漂移区域，其形成在所述第一导电性类型半导体衬底的顶部上以支持阻断高电压，所述漂移区域是第一导电性类型，所述漂移区域包括：
顶部上的中等掺杂缓冲器区域，
轻掺杂中间区域，及
中等掺杂场停止区域或载子存储区域；
第二导电性类型的屏蔽区域，所述屏蔽区域包括环绕所述漂移区域的所述中等掺杂缓冲器区域的深结；及
第二导电性类型浅结阳极区域，其与所述第二导电性类型的阳极电极电接触。
2.根据权利要求1所述的半导体装置，其中所述半导体装置是电荷注入控制CIC快恢复二极管FRD，其用于通过降低载子存储而非减少少数载子寿命控制电荷注入。
3.根据权利要求1所述的半导体装置，其中所述屏蔽区域进一步包括所述第二导电性类型的多晶硅，所述深结及所述第二导电性类型多晶硅环绕所述中等掺杂缓冲器区域。
4.根据权利要求1所述的半导体装置，其中所述屏蔽区域进一步包括氧化物填充的沟槽，所述深结及所述氧化物填充的沟槽环绕所述中等掺杂缓冲器区域。
5.根据权利要求1所述的半导体装置，其进一步包括深屏蔽结，所述深屏蔽结在所述第一导电性类型缓冲器区域下方基本上横向伸展。
6.根据权利要求1所述的半导体装置，其中：
所述中等掺杂缓冲器区域具有在从1e17Cm-3到2e14Cm-3范围内的掺杂浓度；
所述轻掺杂中间区域具有在从1e13Cm-3到5e14Cm-3范围内的掺杂浓度；且
所述中等掺杂场停止区域或载子存储区域具有在从1e17Cm-3到2e14Cm-3范围内的掺杂浓度。
7.根据权利要求1所述的半导体装置，其进一步包括小于所述第二导电性类型浅结阳极区域的阳极接点，所述阳极接点用于连接到所述阳极电极，所述阳极电极是第二导电性类型重掺杂多晶硅阳极电极。
8.根据权利要求1所述的半导体装置，其进一步包括用于连接到所述阳极电极的阳极接点，所述阳极接点的大小基本上等于所述第二导电性类型浅结阳极区域。
9.根据权利要求1所述的半导体装置，其进一步包括与所述第一导电性衬底电接触的阴极电极。
10.根据权利要求1所述的半导体装置，其中所述第一导电性类型是N型，且所述第二导电性类型是P型。
11.根据权利要求1所述的半导体装置，其中所述漂移区域的所述轻掺杂中间区域包含针对各种FRD结构具有不同掺杂浓度及厚度的片段。
12.一种具有顶部表面及底部表面的半导体装置，其包括：
第一导电性类型的漂移区域，所述漂移区域包括所述顶部处的缓冲器区域、轻掺杂中间区域及中等掺杂电荷存储区域，所述漂移区域用于阻断电压且形成在所述第一导电性类型的半导体衬底的顶部上；
第二导电性类型的屏蔽区域，所述屏蔽区域包括所述第二导电性类型的多晶硅填充的沟槽，所述多晶硅填充的沟槽在环绕所述漂移区域的所述缓冲器部分的深结的顶部上，所述深结在所述缓冲器区域下方基本上横向伸展；
所述第二导电性类型多晶硅的阳极区域，其与阳极电极电接触；及
所述第一导电性类型的衬底，其与阴极电极电接触。
13.根据权利要求12所述的半导体装置，
其中所述第二导电性类型的所述多晶硅填充的沟槽在环绕所述缓冲器区域的所述深结的顶部及所述漂移区域的上部上，且
其中所述第二导电性类型的所述多晶硅填充的沟槽与所述阳极电极电接触。
14.一种用于通过降低载子存储控制电荷注入的电荷注入控制CIC快恢复二极管FRD半导体装置，所述CICFRD半导体装置具有顶部表面及底部表面及有源FRD区域，所述CICFRD半导体装置包括：
漂移区域，其支持阻断高电压，所述漂移区域是第一导电性类型，所述漂移区域包括：
缓冲器区域，其在仅具有所述有源FRD区域的中等掺杂的顶部上，
轻掺杂中间区域，及
中等掺杂电荷存储区域，所述漂移区域形成在第一导电性类型的半导体衬底的顶部上；
第二导电性类型的屏蔽区域，所述屏蔽区域包括环绕所述缓冲器区域深结的顶部及所述漂移区域的所述上部上的所述第二导电性类型的所述深结及多晶硅填充的沟槽，所述屏蔽区域的所述深结在所述缓冲器区域下方基本上横向伸展；
所述第二导电性类型的多晶硅填充的沟槽，其与阳极电极电接触；
高电压终止区域，其环绕所述有源FRD区，所述高电压终止区域包括所述第二导电性类型屏蔽区域的顶部上的额外多晶硅填充的沟槽的多个浮动环，增加与除了中等掺杂缓冲器区域外的所述缓冲器区域的间隔；及
所述第一导电性类型的衬底，其与阴极电极接触；且
所述CICFRD半导体装置用于通过降低载子存储而非减少少数载子寿命控制电荷注入；
其中所述第一导电性类型是N型，且所述第二导电性类型是P型。
15.根据权利要求14所述的电荷注入控制CIC快恢复二极管FRD半导体装置，其进一步包括电介质间隔件，所述电介质间隔件横向隔离所述多晶硅填充的沟槽。
16.一种具有顶部表面及底部表面的半导体装置，其包括：
第一导电性类型的漂移区域，所述漂移区域包括：
缓冲器区域，其在顶部上，
轻掺杂中间区域，及
中等掺杂电荷存储区域，所述漂移区域用于阻断电压且形成在所述第一导电性类型的半导体衬底的顶部上；
第二导电性类型的屏蔽区域，所述屏蔽区域包括环绕所述缓冲器区域的深结的顶部上的所述第二导电性类型的所述深结及...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。