半导体结构及其形成方法技术

本发明专利技术的实施例提供了半导体结构及其形成方法。半导体结构包括半导体衬底；第一导电部件和第二导电部件，设置在半导体衬底上；以及交错的介电部件，插入在第一导电部件和第二导电部件之间。交错的介电部件包括相互交叉的第一介电层和第二介电层。第一介电层包括第一介电材料，并且第二介电层包括与第一介电材料不同的第二介电材料。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术的实施例涉及半导体结构及其形成方法。
技术介绍
集成电路已经发展到具有更小部件尺寸的先进技术。在这些先进技术中，栅极间距(间隔)不断缩小，并且因此引起接触件与栅极桥接问题。此外，通常期望具有鳍型有源区的三维晶体管以增强器件性能。形成在鳍型有源区上的那些三维场效应晶体管(FET)也称为FinFET。FinFET需要窄鳍宽度以用于短沟道控制，这导致比平面FET更小的顶部源极/漏极(S/D)区。这将进一步降低接触件与S/D着陆边际。随着器件尺寸的缩小，接触件或通孔尺寸不断缩小，以满足高密度栅极间距要求。各种处理方法都经过实验并且不令人满意，导致桥接、高接触电阻或图案化问题和制造成本。因此，需要一种用于形成接触件/通孔结构的结构和方法，以解决这些问题，以提高电路性能和可靠性。
技术实现思路
本专利技术的实施例提供了一种半导体结构，包括：半导体衬底；第一导电部件和第二导电部件，设置在所述半导体衬底上；以及交错的介电部件，插入在所述第一导电部件和所述第二导电部件之间，其中，所述交错的介电部件包括相互交叉本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：/n半导体衬底；/n第一导电部件和第二导电部件，设置在所述半导体衬底上；以及/n交错的介电部件，插入在所述第一导电部件和所述第二导电部件之间，其中，所述交错的介电部件包括相互交叉的第一介电层和第二介电层，其中，所述第一介电层包括第一介电材料，并且所述第二介电层包括与所述第一介电材料不同的第二介电材料。/n

【技术特征摘要】
20180927 US 62/737,279;20190327 US 16/366,9841.一种半导体结构，包括：
半导体衬底；
第一导电部件和第二导电部件，设置在所述半导体衬底上；以及
交错的介电部件，插入在所述第一导电部件和所述第二导电部件之间，其中，所述交错的介电部件包括相互交叉的第一介电层和第二介电层，其中，所述第一介电层包括第一介电材料，并且所述第二介电层包括与所述第一介电材料不同的第二介电材料。


2.根据权利要求1所述的半导体结构，还包括：
第三导电部件，位于所述第一导电部件下面并且接触所述第一导电部件；
第四导电部件，位于所述第二导电部件下面并且接触所述第二导电部件；以及
介电间隔件，位于所述交错的介电部件下面并且接触所述交错的介电部件。


3.根据权利要求2所述的半导体结构，其中，
所述第三导电部件是栅电极；
所述第四导电部件是源极/漏极部件的接触件；
所述第一导电部件是电连接至所述栅电极的第一互连部件；以及
所述第二导电部件是电连接至所述接触件的第二互连部件。


4.根据权利要求2所述的半导体结构，其中，所述交错的介电部件与所述介电间隔件对准并且与所述介电间隔件完全重叠。


5.根据权利要求1所述的半导体结构，其中，所述第一介电材料是含硅介电材料，并且所述第二介电材料是含金属介电材料。


6.根据权利要求5所述的半导体结构，其中，所述第一介电材料包括氧化硅、氮化硅和氮氧化硅中的一种，并且所述第二介电材料包括氧化铪、氧化锆、氧化镧和氧化铝中的一种。


7.根据权利要求1所述的半导体结构，其中，所述第一介电层包括第一数量N1的第一介电层；所述第二介电层包括第二数量N2的第二介电层；并且N1和N2中的至少一个等于或...

【专利技术属性】
技术研发人员：林志昌，蔡腾群，吴伟豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71