【技术实现步骤摘要】
半导体元器件的制造方法及半导体元器件
本专利技术涉及半导体制造领域，特别是涉及一种半导体元器件的制造方法及半导体元器件。
技术介绍
在先进工艺的芯片制造中，器件之间的电学隔离需要浅沟槽隔离(ShallowTrenchIsolation，STI)技术形成的浅槽隔离结构。STI技术是采用HDP-CVD(高密度等离子体化学气相沉积)进行绝缘介质填充，绝缘介质主要成分是氧化硅。在正常环境下，STI技术形成的浅槽隔离结构表现出良好的器件稳定性。但是在一些特殊环境中(例如：宇宙环境和核电站)，原子会吸收能量(质子、射线等)产生电子-空穴对，电子有相对较大的迁移率，大部分将很快的离开氧化硅。而空穴有较小的迁移率，在运动中除与电子复合的，大部分将聚集到有源区(例如硅)与浅槽隔离结构(例如氧化硅)界面，由于硅—氧化硅界面势垒很高，硅不能向氧化硅提供电子，因此在硅—氧化硅界面附近的氧化硅内积累正空间电荷层，同时在靠近界面的有源区内建立感应电荷层(由电子组成)。对由电子形成的导电沟道的N沟道半导体元器件有很大的影响，会造成N沟道半导体元器件在未开...
【技术保护点】
1.一种半导体元器件的制造方法，其特征在于，包括：/n提供半导体衬底；/n刻蚀所述半导体衬底形成浅槽；/n在所述浅槽的底面掺杂第一P型杂质，以形成P型底面掺杂区；/n填充所述浅槽形成浅槽隔离结构；/n在所述半导体衬底上形成绝缘介质层；/n通过第一光刻定义出P型界面掺杂区的掺杂窗口，所述掺杂窗口呈长方形；/n通过所述掺杂窗口掺杂第二P型杂质，以在所述半导体衬底内形成所述P型界面掺杂区；/n在所述绝缘介质层上形成多晶硅层；/n刻蚀所述多晶硅层和绝缘介质层形成栅氧化层和多晶硅栅；/n在所述半导体衬底表面掺杂N型杂质，以在所述半导体衬底内形成N型源区和N型漏区；在所述半导体衬底表面...
【技术特征摘要】
1.一种半导体元器件的制造方法，其特征在于，包括：
提供半导体衬底；
刻蚀所述半导体衬底形成浅槽；
在所述浅槽的底面掺杂第一P型杂质，以形成P型底面掺杂区；
填充所述浅槽形成浅槽隔离结构；
在所述半导体衬底上形成绝缘介质层；
通过第一光刻定义出P型界面掺杂区的掺杂窗口，所述掺杂窗口呈长方形；
通过所述掺杂窗口掺杂第二P型杂质，以在所述半导体衬底内形成所述P型界面掺杂区；
在所述绝缘介质层上形成多晶硅层；
刻蚀所述多晶硅层和绝缘介质层形成栅氧化层和多晶硅栅；
在所述半导体衬底表面掺杂N型杂质，以在所述半导体衬底内形成N型源区和N型漏区；在所述半导体衬底表面，所述P型界面掺杂区在长度方向与所述N型源区和所述N型漏区的距离均为大于0的第一距离，所述P型界面掺杂区在宽度方向与所述N型源区和N型漏区之间的沟道宽度区域有大于0的第二距离的重叠区域，所述P型界面掺杂区在宽度方向与所述浅槽隔离结构有大于0的第三距离的重叠区域。
2.根据权利要求1所述的半导体元器件的制造方法，其特征在于，所述第一距离的范围为[0.1×(1-10％)um，0.2×(1+10％)um]，所述第二距离与所述沟道宽度的比值范围为(0，0.05]。
3.根据权利要求1所述的半导体元器件的制造方法，其特征在于，所述在所述浅槽的底面掺杂第一P型杂质的步骤之前，还包括：
通过第二光刻将不适合掺杂所述第一P型杂质的区域用掺杂阻挡结构进行遮盖，所述浅槽完整露出。
4.根据权利要求1所述的半导体元器件的制造方法，其特征在于，所述通过所述掺杂窗口掺杂第二P型杂质的步骤，包括：
通过所述掺杂窗口注入所述第二P型杂质。
5.根据权利要求4所述的半导体元器件的制造方法，其特征在于，所述通过所述掺杂窗口注入所述第二P型杂质的步骤是采用倾斜注入或垂直注入的方式进行注入，所述倾斜注入偏离垂直方向的角度范围为[0°，45°]。
6.根据权利要求1所述的半导体元器件的制造方法，其特征在于，第二P型杂质包括铟，所述第二P型杂质的注...
【专利技术属性】
技术研发人员：于绍欣，金兴成，陈晓亮，
申请(专利权)人：无锡华润微电子有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。