半导体存储装置制造方法及图纸

实施方式提供一种能够高速动作的半导体存储装置。实施方式的半导体存储装置(1)具备：第1存储单元，能够保存第1数据；以及控制电路，构成为在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的源极施加第1电压，在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的源极施加比所述第1电压低的第2电压。

Semiconductor storage device

【技术实现步骤摘要】
半导体存储装置[相关申请]本申请享有以日本专利申请2018-176008号(申请日：2018年9月20日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
作为半导体存储装置，已知NAND(NotAND，与非)型闪速存储器。
技术实现思路
实施方式提供一种能够高速动作的半导体存储装置。实施方式的半导体存储装置包含：第1存储单元，能够保存第1数据；以及控制电路，构成为在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的源极施加第1电压，在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的源极施加比所述第1电压低的第2电压。附图说明图1是表示第1实施方式的半导体存储装置的整体构成的一例的框图。图2是表示第1实施方式的半导体存储装置中的存储单元阵列的电路构成的一例的图。图3是表示第1实施方式的半导体存储装置中的感测放大器模块的电路构成的一例的图。图4是表示由第1实施方式的半导体存储装置的存储单元晶体管形成的阈值分布的一例的图。图5A是表示第1实施方式的半导体存储装置的验证动作及读取动作中使用的各种电压的比较例的表。图5B是表示第1实施方式的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。图6A是表示第1实施方式的半导体存储装置的动作中施加到各信号线的电压的时间变化的比较例的时序图。<br>图6B是表示第1实施方式的半导体存储装置的动作中施加到各信号线的电压的时间变化的一例的时序图。图7是表示第1实施方式的半导体存储装置的验证动作中的相对于时间轴描绘出不良比特数的曲线图的一例的图。图8是表示第1实施方式的第1变化例的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。图9是表示第1实施方式的第2变化例的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。图10是表示第1实施方式的第3变化例的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。图11是表示第1实施方式的第4变化例的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。具体实施方式以下，参考附图对实施方式进行说明。附图是示意图。此外，在以下的说明中，对于具有大致相同功能及构成的构成要素标注相同符号。构成参照符号的文字后的数字以及构成参照符号的数字后的文字是通过包含相同文字及数字的参照符号来参照，且用于区分具有相同构成的要素彼此。在无需将由包含相同文字及数字的参照符号所表示的要素相互区分的情况下，这些要素由仅包含相同文字及数字的参照符号参照。＜第1实施方式＞以下，对第1实施方式的半导体存储装置1进行说明。[构成例](1)半导体存储装置的整体构成图1是表示第1实施方式的半导体存储装置1的整体构成的一例的框图。第1实施方式的半导体存储装置1例如是由外部的存储控制器控制、能够非易失地存储数据的NAND型闪速存储器。如图1所示，半导体存储装置1包含存储单元阵列11、感测放大器模块12、行解码器模块13、输入输出电路14、寄存器15、逻辑控制器16、序列发生器17、就绪/忙碌控制电路18、以及电压产生电路19。存储单元阵列11包含块BLK0～BLKn(n为1以上的整数)。块BLK是与位线及字线建立关联的多个非易失性存储单元的集合，例如成为数据的删除单位。半导体存储装置1能够应用SLC(Single-LevelCell，单层单元)方式或MLC(Multi-LevelCell，多层单元)方式。SLC方式中，在各存储单元保存1比特的数据，MLC方式中，在各存储单元保存2比特的数据。感测放大器模块12从存储单元阵列11读取数据DAT，并将所读取的数据DAT经由输入输出电路14而输出到外部的存储控制器。另外，感测放大器模块12从外部的存储控制器经由输入输出电路14而接收写入数据DAT，并将所接收的写入数据DAT传送到存储单元阵列11。行解码器模块13根据保存在地址寄存器152中的块地址而选择执行读取及写入等各种动作的作为对象的块BLK。行解码器模块13能够将从电压产生电路19供给的电压传送到该选择的块BLK。输入输出电路14例如将8比特宽度的输入输出信号I/O(I/O1～I/O8)例如在与外部的存储控制器之间进行发送接收。例如，输入输出电路14从存储控制器接收输入输出信号I/O，并将该所接收的输入输出信号I/O中包含的写入数据DAT传送到感测放大器模块12。另外，输入输出电路14接收从感测放大器模块12传送的读取数据DAT，并将该所接收的读取数据DAT作为输入输出信号I/O发送到外部的存储控制器。寄存器15包含状态寄存器151、地址寄存器152、以及指令寄存器153。状态寄存器151例如保存与半导体存储装置1的状态相关的状态信息STS，并根据序列发生器17的指示将该状态信息STS传送到输入输出电路14。地址寄存器152保存从输入输出电路14传送的地址信息ADD。例如，地址信息ADD包含列地址、块地址、及页地址。列地址由感测放大器模块12使用，块地址由行解码器模块13使用，页地址由序列发生器17使用。指令寄存器153保存从输入输出电路14传送的指令CMD。逻辑控制器16例如从外部的存储控制器接收各种控制信号，并根据所接收的控制信号而控制输入输出电路14及序列发生器17。控制信号例如包含芯片使能信号/CE、指令锁存使能信号CLE、地址锁存使能信号ALE、写入使能信号/WE、读取使能信号/RE、及写入保护信号/WP。芯片使能信号/CE是为了使半导体存储装置1启用而使用的信号。指令锁存使能信号CLE是为了将输入到半导体存储装置1的信号为指令CMD通知给输入输出电路14而使用的信号。地址锁存使能信号ALE是为了将输入到半导体存储装置1的信号为地址信息ADD通知给输入输出电路14而使用的信号。写入使能信号/WE及读取使能信号/RE分别是例如为了命令输入输出电路14进行输入输出信号I/O的输入及输出而使用的信号。写入保护信号/WP是为了指示半导体存储装置1禁止数据的写入及删除而使用的信号。序列发生器17根据保存在指令寄存器153的指令CMD而控制半导体存储装置1整体的动作。例如，序列发生器17控制感测放大器模块12、行解码器模块13、及电压产生电路19等，执行将写入数据DAT存储到存储单元阵列11的写入动作、以及从存储单元阵列11读取数据DAT的读取动作等各种动作。就绪/忙碌控制电路18能够根据序列发生器17的动作状态而产生就绪/忙碌信号RBn。就绪/忙碌信号RBn是为了将半导体存储装置1是处于受理来自存储控制器的命令的就绪状态、还是处于未受理命令的忙碌状态通知给存储控制器而使用的信号。电压产生电路19根据序列发生器17的控制而产生各种电压，并将该产生的电本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，具备：/n第1存储单元，能够保存第1数据；以及/n控制电路，构成为在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的源极施加第1电压，在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的源极施加比所述第1电压低的第2电压。/n

【技术特征摘要】
20180920 JP 2018-1760081.一种半导体存储装置，具备：
第1存储单元，能够保存第1数据；以及
控制电路，构成为在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的源极施加第1电压，在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的源极施加比所述第1电压低的第2电压。


2.根据权利要求1所述的半导体存储装置，其中所述控制电路构成为，在所述读取动作中对所述第1存储单元的栅极施加第3电压，在所述验证动作中对所述第1存储单元的栅极施加与所述第3电压相同大小的第4电压。


3.根据权利要求1所述的半导体存储装置，其
还具备能够保存所述第1数据的第2存储单元；且
所述控制电路构成为，
在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的栅极施加第3电压，在所述第2存储单元的所述第1数据的读取动作中对所述第2存储单元的栅极施加与所述第3电压相同大小的第5电压，在所述第2存储单元的所述第1数据的读取动作中对所述第2存储单元的源极施加与所述第1电压不同大小的第6电压，或者构成为，
在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的栅极施加第4电压，在所述第2存储单元的所述第1数据的验证动作中对所述第2存储单元的栅极施加与所述第4电压相同大小的第7电压，在所述第2存储单元的所述第1数据的验证动作中对所述第2存储单元的源极施加与所述第2电压不同大小的第8电压。


4.根据权利要求1所述的半导体存储装置，其
还具备能够保存所述第1数据的第2存储单元；且
所述控制电路构成为，
在所述第2存储单元的所述第1数据的读取动作中对所述第2存储单元的源极施加与所述第1电压相同大小的第6电压，在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的栅极施加第3电压，在所述第2存储单元的所述第1数据的读取动作中对所述第2存储单元的栅极施加与所述第3电压不同大小的第5电压，或者构成为，

【专利技术属性】
技术研发人员：鎌田义彦，児玉择洋，石崎佑树，出口阳子，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP