存储器装置和读取数据的方法制造方法及图纸

提供一种非易失性存储器和一种竖直NAND闪存。所述非易失性存储器包括：存储器单元区域，包括靠近存储器单元区域的第一端的外部区域和通过外部区域与第一端分开的内部区域；第一位线和第二位线；外部存储器单元串，包括连接到延伸通过外部区域的外部柱的存储器单元；内部存储器单元串，包括连接到延伸通过内部区域的内部柱的存储器单元；以及数据输入/输出电路。数据输入/输出电路包括：页面缓冲器电路，在第一读取操作期间，页面缓冲器电路连接第一位线，并且在第二读取操作期间，页面缓冲器电路连接第二位线；以及读取电压确定单元，选择在第一读取操作期间使用的第一最佳读取电压和在第二读取操作期间使用的第二最佳读取电压。

Memory device and method of reading data

【技术实现步骤摘要】
存储器装置和读取数据的方法相关申请的交叉引用本申请要求于2018年9月20日在韩国知识产权局提交的韩国专利申请No.10-2018-0113034的优先权，其主题通过引用并入本文。
本专利技术构思一般地涉及存储器装置。更具体地，本专利技术构思的某些实施例涉及使用多个候选读取电压之一执行读取操作的非易失性存储器装置。
技术介绍
半导体存储器装置可以根据它们在断电时是否保留存储的数据而大致分为两个类别。这些类别包括在断电时丢失存储数据的易失性存储器装置以及在断电时保留存储数据的非易失性存储器装置。易失性存储器装置的示例包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)，并且非易失性存储器装置的示例包括闪存装置和只读存储器(ROM)。在非易失性存储器中，近年来由于诸如相对低成本、高存储容量、低功耗、快速访问速度和抵抗物理冲击的能力等吸引人的特征，闪存装置已经越来越受欢迎。取决于存储器的设计，闪存的存储器单元可以存储一位数据或多位数据。在存储器单元存储一位数据的情况下，其可具有与表示数据“1”和数据“0”的两个阈值电压状态之一相对应的阈值电压。在存储器单元存储两位数据的情况下，其可具有与表示数据“11”、“10”等的四个阈值电压状态之一相对应的阈值电压。在存储器单元存储三位数据的情况下，其可具有与表示数据“111”、“110”等的八个阈值电压状态之一相对应的阈值电压。可以在读取操作期间询问或“读取”存储特定数据值的一个或多个存储器单元。可以根据构成存储器装置的性能特性来不同地定义读取操作。然而，通常通过选择性地将一个或多个控制电压施加到包括待读取的存储器单元的存储器单元阵列的各个组件来执行读取操作。准确定义和应用适当的读取电压是读取操作定义中的重要考虑因素。
技术实现思路
本专利技术构思的实施例提供了在读取操作期间提供改进的性能的存储器装置。在一个实施例中，本专利技术构思提供了一种非易失性存储器，包括：存储器单元区域，其包括靠近存储器单元区域的第一端的外部区域和通过外部区域与第一端分开的内部区域；第一位线和第二位线；外部存储器单元串，其包括连接到外部柱的存储器单元，外部柱竖直向上延伸通过外部区域；内部存储器单元串，其包括连接到内部柱的存储器单元，内部柱竖直向上延伸通过内部区域；以及数据输入/输出(I/O)电路。数据I/O电路包括：页面缓冲器电路，在针对外部存储器单元串的存储器单元的第一读取操作期间，页面缓冲器电路连接第一位线，并且在针对内部存储器单元串的存储器单元的第二读取操作期间，页面缓冲器电路连接第二位线；以及读取电压确定单元，其选择在第一读取操作期间使用的第一最佳读取电压和在第二读取操作期间使用的第二最佳读取电压。在另一实施例中，本专利技术构思提供了一种非易失性存储器，包括：存储器单元区域，其包括第一端、靠近第一端的外部区域和通过外部区域与第一端分开的内部区域；第一位线和第二位线；外部存储器单元串，其包括连接到外部柱的存储器单元，外部柱竖直向上延伸通过外部区域；内部存储器单元串，其包括连接到内部柱的存储器单元，内部柱竖直向上延伸通过内部区域；以及数据输入/输出(I/O)电路。数据I/O电路包括：页面缓冲器电路，其包括第一页面缓冲器和第二页面缓冲器，在针对外部存储器单元串的存储器单元的第一读取操作期间，第一页面缓冲器连接第一位线，在针对内部存储器单元串的存储器单元的第二读取操作期间，第二页面缓冲器连接第二位线；以及读取电压确定单元，其选择在第一读取操作期间使用的第一最佳读取电压以及在第二读取操作期间使用的与第一最佳读取电压不同的第二最佳读取电压，其中，第一页面缓冲器包括存储第一候选读取电压的第一存储寄存器和存储第二候选读取电压的第二存储寄存器，并且读取电压确定单元选择第一候选读取电压和第二候选读取电压中的一个作为第一最佳读取电压。在另一实施例中，本专利技术构思提供了一种竖直NAND闪存，包括：NAND存储器单元区域，其在第一端通过第一字线切割限定并且在与第一端相对的第二端通过第二字线切割限定，其中，NAND存储器单元区域包括靠近第一端的第一外部区域、靠近第二端的第二外部区域以及在第一外部区域和第二外部区域之间的内部区域；位线，其在存储器单元区域上方延伸并且包括第一位线和第二位线；第一外部NAND串，其包括连接到第一外部柱的NAND单元，第一外部柱竖直向上延伸通过第一外部区域；第二外部NAND串，其包括连接到第二外部柱的NAND单元，第二外部柱竖直向上延伸通过第二外部区域；第一内部NAND串，其包括连接到第一内部柱的NAND单元，第一内部柱竖直向上延伸通过内部区域；第二内部NAND串，其包括连接到第二内部柱的NAND单元，第二内部柱竖直向上延伸通过内部区域；以及数据输入/输出(I/O)电路。数据I/O电路包括：页面缓冲器电路，其包括第一页面缓冲器和第二页面缓冲器，在针对第一外部NAND串和第二外部NAND串中的至少一个的存储器单元的第一读取操作期间，第一页面缓冲器连接第一位线，在针对第一内部NAND串和第二内部NAND串中的至少一个的存储器单元的第二读取操作期间，第二页面缓冲器连接第二位线；以及读取电压确定单元，其选择在第一读取操作器件使用的第一最佳读取电压和在第二读取操作期间使用的第二最佳读取电压。在另一实施例中，本专利技术构思提供了一种读取非易失性存储器中的数据的方法，所述非易失性存储器包括：存储器单元区域，其具有第一端、靠近第一端的外部区域以及通过外部区域与第一端分开的内部区域；第一位线和第二位线；外部存储器单元串，其包括连接到外部柱的第一存储器单元，外部柱竖直向上延伸通过外部区域；内部存储器单元串，包括连接到内部柱的第二存储器单元，内部柱竖直向上延伸通过内部区域；以及数据输入/输出(I/O)电路。所述方法包括：感测存储在第一存储器单元和第二存储器单元中的至少一个中的数据集；对数据集进行采样以确定多个候选读取电压；以及选择所述多个候选读取电压中的一个作为第一最佳读取电压以读取第一存储器单元，并且选择候选读取电压中的一个作为第二最佳读取电压以读取第二存储器单元。附图说明考虑到附图中所示的某些示例性实施例，本专利技术构思的上述和其他方面和特征将变得更加明显，附图中：图1是示出根据本专利技术构思的实施例的存储器系统100的框图；图2是进一步示出一个实施例中的图1的存储器装置500的框图；图3是进一步示出一个示例中的图2的存储器单元阵列510的透视图；图4是图2和图3的存储器单元阵列510的等效电路图；图5是进一步示出一个示例中的图2和图3的存储器单元阵列510的平面图；图6是进一步示出图5的存储器单元阵列中的NAND串的特定连接关系的概念电路图；图7是进一步示出一个示例中的图2的数据I/O电路的框图；图8是进一步示出一个示例中的图7的页面缓冲器电路531的框图；图9和图10分别是示出图8的第一页面缓冲器和第二页面缓冲器的概念电路图；图11、图14和图15分别是示出可以用于实现图7的本文档来自技高网...

【技术保护点】
1.一种非易失性存储器，包括：/n存储器单元区域，其包括靠近所述存储器单元区域的第一端的外部区域和通过所述外部区域与所述第一端分开的内部区域；/n第一位线和第二位线；/n外部存储器单元串，其包括连接到外部柱的存储器单元，所述外部柱竖直向上延伸通过所述外部区域；/n内部存储器单元串，其包括连接到内部柱的存储器单元，所述内部柱竖直向上延伸通过所述内部区域；以及/n数据输入/输出电路，其包括：/n页面缓冲器电路，在针对所述外部存储器单元串的存储器单元的第一读取操作期间，所述页面缓冲器电路连接所述第一位线，并且在针对所述内部存储器单元串的存储器单元的第二读取操作期间，所述页面缓冲器电路连接所述第二位线；以及/n读取电压确定单元，其选择在所述第一读取操作期间使用的第一最佳读取电压和在所述第二读取操作期间使用的第二最佳读取电压。/n

【技术特征摘要】
20180920 KR 10-2018-01130341.一种非易失性存储器，包括：
存储器单元区域，其包括靠近所述存储器单元区域的第一端的外部区域和通过所述外部区域与所述第一端分开的内部区域；
第一位线和第二位线；
外部存储器单元串，其包括连接到外部柱的存储器单元，所述外部柱竖直向上延伸通过所述外部区域；
内部存储器单元串，其包括连接到内部柱的存储器单元，所述内部柱竖直向上延伸通过所述内部区域；以及
数据输入/输出电路，其包括：
页面缓冲器电路，在针对所述外部存储器单元串的存储器单元的第一读取操作期间，所述页面缓冲器电路连接所述第一位线，并且在针对所述内部存储器单元串的存储器单元的第二读取操作期间，所述页面缓冲器电路连接所述第二位线；以及
读取电压确定单元，其选择在所述第一读取操作期间使用的第一最佳读取电压和在所述第二读取操作期间使用的第二最佳读取电压。


2.根据权利要求1所述的非易失性存储器，其中，所述第一位线和所述第二位线是在所述存储器单元区域的上表面上方延伸的成对位线。


3.根据权利要求2所述的非易失性存储器，其中，所述页面缓冲器电路包括：
在所述第一读操作期间连接到所述第一位线的第一页面缓冲器；以及
在所述第二读操作期间连接到所述第二位线的第二页面缓冲器。


4.根据权利要求1所述的非易失性存储器，其中，所述存储器单元区域还包括在第一水平方向上延伸的竖直堆叠的多条字线，并且
所述第一位线和所述第二位线在第二水平方向上延伸。


5.根据权利要求1所述的非易失性存储器，还包括：
控制逻辑，所述控制逻辑控制所述数据输入/输出电路以执行独立于所述第二读取操作的所述第一读取操作。


6.根据权利要求5所述的非易失性存储器，其中，所述控制逻辑控制所述数据输入/输出电路以同时执行所述第一读取操作和所述第二读取操作。


7.根据权利要求1所述的非易失性存储器，其中，所述外部存储器单元串是多个外部存储器单元串中的一个，每个外部存储器单元串包括连接到向上延伸通过所述外部区域的相应的外部柱的存储器单元，并且所述内部存储器单元串是多个内部存储器单元串中的一个，每个内部存储器单元串包括连接到向上延伸通过所述内部区域的相应的内部柱的存储器单元，
每个外部柱的中心设置在距所述第一端至少第一距离处，并且每个内部柱的中心设置在距所述第一端至少第二距离处，并且
所述第二距离大于所述第一距离。


8.根据权利要求7所述的非易失性存储器，其中，
所述相应的外部柱共同布置在在第一水平方向上延伸的第一柱行中，
所述相应的内部柱共同布置在在所述第一水平方向上延伸的第二柱行中，
所述第一柱行和所述第二柱行以交错行布置的方式设置，并且
所述第一位线和所述第二位线在第二水平方向上延伸。


9.根据权利要求1所述的非易失性存储器，其中，所述非易失性存储器是竖直NAND闪存，所述外部存储器单元串是连接在所述第一位线和公共源极线之间的第一NAND串，并且所述内部存储器单元串是连接在所述第二位线和所述公共源极线之间的第二NAND串。


10.根据权利要求9所述的非易失性存储器，其中，所述第一NAND串在所述第一位线和所述公共源极线之间具有第一连接电阻，并且所述第二NAND串在所述第二位线和所述公共源极线之间具有与所述第一连接电阻不同的第二连接电阻。


11.一种非易失性存储器，包括：
存储器单元区域，其包括第一端、靠近所述第一端的外部区域和通过所述外部区域与所述第一端分开的内部区域；
第一位线和第二位线；
外部存储器单元串，其包括连接到外部柱的存储器单元，所述外部柱竖直向上延伸通过所述外部区域；
内部存储器单元串，其包括连接到内部柱的存储器单元，所述内部柱竖直向上延伸通过所述内部区域；以及
数据输入/输出电路，包括：
页面缓冲器电路，其包括第一页面缓冲器和第二页面缓冲器，在针对所述外部存储器单元串的存储器单元的第一读取操作期间，所述第一页面缓冲器连接所述第一位线，在针对所述内部存储器单元串的存储器单元的第二读取操作期间，所述第二页面缓冲器连接所述第二位线，以及
读取电压确定单元，其选择在所述第一读取操作期间使用的第一最佳读取电压和在所述第二读取操作期间使用的与所述第一最佳读取电压不同的第二最佳读取电压，
其中，所述第一页面缓冲器包括存储第一候选读取电压的第一存储寄存器和存储第二候选读取电压的第二存储寄存器，并且
所述读取电压确定单元选择所述第一候选读取电压和所述第二候选读取电压中的一个作为所述第一最佳读取电压。


12.根据权利要求11所述的非易失性存储器，其中，所述第一页面缓冲器还包括：
位线关断晶体管，其连接所述第一位线和感测节点；
感测寄存器，其在所述第一读取操作期间感测所述第一位线上的电压；
输出寄存器，其存储所...

【专利技术属性】
技术研发人员：全秀昶，金承范，李知英，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR