【技术实现步骤摘要】
浅沟槽隔离结构及其制备方法
本专利技术属于半导体集成电路领域，特别是涉及一种浅沟槽隔离结构及其制备方法。
技术介绍
半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。随着半导体技术的发展，集成电路中器件的特征尺寸越来越小，器件和系统的速度随之提高，尤其是半导体工艺进入深亚微米阶段后，隔离工艺变得越来越重要。目前，形成半导体器件有源区隔离结构的方法大多采用浅沟槽隔离工艺(ShallowTrenchIsolation，STI)。现有技术中的浅沟槽隔离结构包含形成于半导体衬底中隔离区的沟槽或间隙，沟槽或间隙中由介电材料填满以防止临近器件结构的电性耦合。但是随着集成电路上器件密度的持续提升，器件结构的大小与器件间的距离逐渐缩小，浅沟槽隔离结构也逐渐缩小。然而，浅沟槽隔离结构垂直高度的缩减速度通常较其水平宽度慢，沟槽具有较高的深宽比，导致难以在不产生随机空洞或缝隙的状况下，完成充填沟槽的充填制程。另外，现有技术中采用介电材料填充沟槽，由于介电材料的相对介电常数较大，导致相邻...
【技术保护点】
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：/n1)提供半导体衬底，于所述半导体衬底中形成沟槽；/n2)于所述沟槽内填充碳层，且所述碳层的厚度小于所述沟槽的深度；/n3)于所述碳层上部的所述沟槽的侧壁形成多晶硅层；/n4)采用热氧化工艺，使所述多晶硅层氧化为第一二氧化硅层，同时使所述碳层氧化为二氧化碳气体排出形成空腔；/n5)去除部分所述第一二氧化硅层，并于剩余所述第一二氧化硅层上形成第二二氧化硅层，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平。/n
【技术特征摘要】
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：
1)提供半导体衬底，于所述半导体衬底中形成沟槽；
2)于所述沟槽内填充碳层，且所述碳层的厚度小于所述沟槽的深度；
3)于所述碳层上部的所述沟槽的侧壁形成多晶硅层；
4)采用热氧化工艺，使所述多晶硅层氧化为第一二氧化硅层，同时使所述碳层氧化为二氧化碳气体排出形成空腔；
5)去除部分所述第一二氧化硅层，并于剩余所述第一二氧化硅层上形成第二二氧化硅层，且所述第二二氧化硅层的上表面与所述沟槽上表面齐平。
2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：步骤5)中，采用热氧化工艺形成的所述第一二氧化硅层具有自下而上的空隙，所述二氧化碳气体经所述空隙排出。
3.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：步骤5)中，所述热氧化工艺的氧化温度介于700℃～1000℃之间。
4.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：在步骤2)中，于所述沟槽内填充所述碳层之前还包括于所述沟槽的侧壁及底部形成热氧化层及于所述沟槽的热氧化层的表面形成用于氧气隔离的保护层的步骤。
5.根据权利要求4所述的浅沟槽隔离结构的制备方法，其特征在于：步骤1)包括以下步骤：
1-1)提供半导体衬底，自下而上依次在所述半导体衬底上形成缓冲层、第一硬掩膜层、第二硬掩膜层及具有开口的光刻胶层；
1-2)采用干法刻蚀工艺，基于所述开口依次刻蚀所述第二硬掩膜层、第一硬掩膜层及缓冲层，形成窗口；
1-3)采用干法刻蚀工艺，基于所述窗口刻蚀所述半导体衬底；
1-4)去除所述光刻胶层及第二硬掩膜层，形成所述沟槽。
6.根据权利要求5所述的浅沟槽隔离结构的制备方法，其特征在于：步骤1-1)中，采用热氧化工艺形成所述缓冲层。
7.根据权利要求5所述的浅沟槽隔离结构的制备方法，其特征在于：步骤2)包括以下步骤：
2-1)采用热氧化工艺于所述沟槽的侧壁及底部形成所述热氧化层；
2-2)采用化学气相沉积工艺于所述热氧化层的表面及所述第一硬掩膜层的表面沉积所述保护层；
2-3)采用化学气相沉积工艺于所述保护层的表面沉积所述碳层，并进行回刻蚀，只保留所述沟槽下部的所述碳层。
8.根据权利要求5所述的浅沟槽隔离结构的制备方法，其特征在于：步骤3)包括以下步骤：
3-1)采用化学气相沉积工艺于所述碳层表面及所述保护层表面沉积所述多晶硅层；
3-2)回刻蚀所述多晶硅层，只保留所述碳层上部的所述沟槽侧壁的所述多晶硅层。
9.根据权利要求8所述的浅沟...
【专利技术属性】
技术研发人员：穆天蕾，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。