包括绝缘层的半导体器件制造技术

一种半导体器件包括：在衬底中限定有源区的沟槽；在沟槽内有源区的底表面和侧表面上的第一绝缘层；第一绝缘层的表面上的屏蔽层，该屏蔽层包括多个间隔开的颗粒；屏蔽层上的第二绝缘层，其中捕获有第一电荷，该多个间隔开的颗粒被配置为集中极性与第二绝缘层中捕获的第一电荷相反的第二电荷；以及在沟槽中第二绝缘层上的间隙填充绝缘层。

Semiconductor devices including insulation

【技术实现步骤摘要】
包括绝缘层的半导体器件相关申请的交叉引用本申请要求于2018年9月5日在韩国知识产权局提交的韩国专利申请No.10-2018-0106106的优先权权益，其公开内容通过引用全部并入本文。
根据示例实施例的器件和方法涉及具有器件隔离层的半导体器件及其制造方法。
技术介绍
随着半导体器件的集成密度增加，半导体器件的部件的设计规则已经减小。例如，在需要大量晶体管的半导体器件中，作为设计规则标准的栅长可能减小。因此，高度缩小的半导体器件的电压和电流特性可能退化。
技术实现思路
本专利技术构思的示例实施例旨在提供一种半导体器件，该半导体器件具有被配置为减少或防止在随着半导体器件的集成密度增加而缩小的半导体器件中热电子诱导穿通(HEIP)现象发生的结构。此外，本专利技术构思的示例实施例旨在提供一种制造半导体器件的方法，通过该方法，可以在随着半导体器件的集成密度增加而缩小的半导体器件中有效地制造被配置为减少或防止HEIP现象发生的结构。根据示例实施例，提供了一种半导体器件，包括：在衬底中限定有源区的沟槽；在本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n在衬底中限定有源区的沟槽；/n在所述沟槽内所述沟槽的底表面和侧表面上的第一绝缘层；/n所述第一绝缘层的表面上的屏蔽层，所述屏蔽层包括多个间隔开的颗粒；/n所述屏蔽层上的第二绝缘层；以及/n在所述沟槽中所述第二绝缘层上的间隙填充绝缘层。/n

【技术特征摘要】
20180905 KR 10-2018-01061061.一种半导体器件，包括：
在衬底中限定有源区的沟槽；
在所述沟槽内所述沟槽的底表面和侧表面上的第一绝缘层；
所述第一绝缘层的表面上的屏蔽层，所述屏蔽层包括多个间隔开的颗粒；
所述屏蔽层上的第二绝缘层；以及
在所述沟槽中所述第二绝缘层上的间隙填充绝缘层。


2.根据权利要求1所述的半导体器件，其中，所述第二绝缘层在所述多个颗粒之间与所述第一绝缘层接触。


3.根据权利要求1所述的半导体器件，其中，所述屏蔽层包括钨、氮化钛或掺杂有杂质的多晶硅或其组合。


4.根据权利要求1所述的半导体器件，其中，所述屏蔽层还包括所述第一绝缘层的底表面和侧表面上的衬层，
其中所述多个颗粒与所述衬层间隔开，并且位于所述第一绝缘层的上侧表面上。


5.根据权利要求1所述的半导体器件，其中，所述屏蔽层还包括所述第一绝缘层的上侧表面上的衬层，
其中，所述多个颗粒与所述衬层间隔开，并且位于所述第一绝缘层的底表面和侧表面上。


6.根据权利要求1所述的半导体器件，还包括：
所述有源区上沿第一方向延伸的栅结构；
所述栅结构上沿与所述第一方向交叉的第二方向延伸的位线结构；以及
所述有源区的端部上与所述位线结构相邻的存储节点接触部。


7.根据权利要求1所述的半导体器件，还包括所述有源区上的栅结构，
其中所述栅结构构成P型金属氧化物半导体场效应晶体管。


8.一种半导体器件，包括：
在衬底中限定有源区的沟槽；
在所述沟槽内所述沟槽的底表面和侧表面上的第一绝缘层；
所述第一绝缘层的表面上的屏蔽层，所述屏蔽层露出所述第一绝缘层的所述表面的一部分；
所述屏蔽层上的第二绝缘层；以及
在所述沟槽中所述第二绝缘层上的间隙填充绝缘层，
其中所述第一绝缘层在其表面的至少一部分中包括突起。


9.根据权利要求8所述的半导体器件，其中，所述突起位于距所述沟槽背对所述衬底的顶端或更小的深度的位置处。

<...

【专利技术属性】
技术研发人员：李东觉，金玟佑，金奉炫，朴禧影，安瑞珍，李元容，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR