电子装置及其操作方法制造方法及图纸

本发明专利技术提供一种电子装置及其操作方法，用以正确地触发电子装置的初始化操作。电子装置包括多个闩锁器与上电重置生成器。多个闩锁器耦接至多个存储单元，并配置为监控多个存储单元的存储数据。上电重置生成器耦接至多个闩锁器，并配置为根据至少一存储单元的数据损坏，生成上电重置脉冲以重置电子装置。根据多个存储单元的存储数据与相对应的硬件编码数据，在电子装置的初始化操作期间检测数据损坏。

Electronic device and operation method

【技术实现步骤摘要】
电子装置及其操作方法
本专利技术涉及一种电子装置及其操作方法，尤其涉及一种用以正确地触发电子装置初始化操作的电子装置及其操作方法。
技术介绍
在现代，存储器装置广泛运用于许多电子装置以存储数据。在不同的存储单元类型中，内容可编址存储单元(ContentAddressableMemory，CAM)对于需要相对高速地搜寻数据的应用来说是较佳的。然而，导致存储单元装置存储数据损坏的关键问题之一是突发性断电或者功率下降到太低。因此，需要检测功率下降并触发上电重置(Power-OnReset，POR)信号，以正确地重置电子装置，从而恢复损坏的数据并提高电子装置的可靠性。
技术实现思路
本专利技术提供一种用以正确地触发电子装置初始化操作的电子装置及其操作方法。本专利技术提供一种电子装置，具有多个存储单元，包括多个闩锁器与上电重置生成器。多个闩锁器耦接至多个存储单元，并配置为监控多个存储单元的存储数据。上电重置生成器耦接至多个闩锁器，并配置为根据至少一存储单元的数据损坏，生成上电重置脉冲以重置电子装置。根据多个存储单元的存储数据与相对应的硬件编码数据，在电子装置的初始化操作期间检测数据损坏。本专利技术提供一种操作方法，适用于具有多个存储单元的电子装置，包括：监控感测自多个存储单元的存储数据；根据存储数据与相对应的硬件编码数据，在电子装置的初始化操作期间检测数据损坏；根据所检测的数据损坏，生成上电重置脉冲以重置电子装置。基于上述，在本专利技术一些实施例中，当存储数据由于功率下降而损坏时，生成POR脉冲以重置电子装置，以便恢复损坏的存储数据。以这种方式，可以恢复损坏的存储数据并改善电子装置的可靠性。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是依照本专利技术一实施例示出的电子装置的电路示意图。图2是依照本专利技术一实施例示出的电子装置的闩锁器电路示意图。图3是依照本专利技术一实施例示出的电子装置的硬件编码电路的电路示意图。图4是依照本专利技术一实施例示出的电子装置的初始化操作流程图。图5A至图5C是依照本专利技术一实施例示出的功率下降的示意图。图6是依照本专利技术一实施例示出的操作方法的流程图。附图标记说明：100：电子装置；110：存储单元阵列；120：闩锁电路；130：上电重置电路；131、133、135、137：异或电路；140：硬件编码电路；340：硬件编码电路；3401、3403、3405：晶体管群；01h、02h、03h：地址；L、L1、L2、L3：闩锁器；D1、D2、D3、Dn：存储数据；D1’、D2’、D3’、Dn’：硬件编码数据；POR：上电重置脉冲；POR1、POR2：上电重置脉冲；Vcc：工作电源电压；GND：接地电压；M、M10-M17、M20-M27、M30-M37、P1、P2、N1、N2：晶体管；Inv1、Inv2：反相器；A、B、C：节点；Vpor：上电重置阈值电压；Vpwd：断电电压；Vrst：重置触发电压；FuseCAM：内容可编址存储单元熔断信号；S410、S420、S430、S440、S450、S610、S620、S630：步骤。具体实施方式应当理解，在不脱离本专利技术范围的情况下，可以利用其他实施例并进行结构上的改变。并且，应当理解，本文所使用的措辞和术语是出于描述的目的，不应该被认为是限制性的。本文中“包括”、“包含”或“具有”及其相关用语的使用旨在涵盖其后列出的项目、等同物以及附加项目。除非另有限制，否则本文中的术语“连接”、“耦合”与“安装”及其变体被广泛使用，并包括直接连接、间接连接、耦合与安装。参照图1，电子装置100可以包括存储单元阵列110、闩锁电路120、上电重置生成器130与硬件编码电路140。存储单元阵列110可以包括配置为储存存储数据的多个存储单元。每个存储单元与存储单元地址之一例如是地址01h、02h或03h相关联。在一些实施例中，存储单元可以是内容可编址存储单元(ContentAddressableMemory，CAM)，但本专利技术不限于任何特定类型的存储单元。闩锁电路120可以包括多个闩锁器L1、L2与L3，其中闩锁器L1、L2与L3中的每一个对应存储单元中的一个，且闩锁器L1、L2与L3中的每一个配置为监控相对应存储单元的存储数据。举例来说，闩锁器L1对应于地址01h处的存储单元，并配置为监控存储在相对应存储单元的存储数据D1；闩锁器L2对应于地址02h处的存储单元，并配置为监控存储在相对应存储单元的存储数据D2；闩锁器L3对应于地址03h处的存储单元，并配置为监控存储在相对应存储单元的存储数据D3。闩锁电路120可以将由闩锁器L1-L3监控的存储数据D1-D3提供给上电重置生成电路130。其中，闩锁器L1、L2与L3可以是触发器(Flip-Flop，F/F)，但本专利技术不限于任何特定类型的闩锁器。在一些实施例中，电子装置100还可以包括配置为感测存储单元中存储数据的感测放大器(未示出)。感测放大器可以输出感测到的存储数据至闩锁电路120的闩锁器L1-L3，以便闩锁电路120可以监控存储在存储单元阵列110的存储单元内的存储数据。硬件编码电路140配置为分别提供由闩锁器L1-L3所监控的对应存储数据D1-D3的硬件编码数据D1’-D3’至上电重置生成电路130。举例来说，硬件编码电路140可以提供相对应存储数据D1的硬件编码数据D1’、相对应存储数据D2的硬件编码数据D2’以及相对应存储数据D3的硬件编码数据D3’至上电重置生成电路130。上电重置生成电路130可以包括多个逻辑电路，在一些实施例中，多个逻辑电路可以是异或(Exclusive-OR，XOR)电路131-137。异或电路131-137中的每一个可以接收由闩锁器L1-L3监控的存储数据，以及由硬件编码电路140提供的相对应的硬件编码数据(hardwiredcodedata)。如图1所示，异或电路135接收由闩锁器L1监控的储存数据D1以及相对应的硬件编码数据D1’，且对所接收的存储数据D1与硬件编码数据D1’执行异或操作以输出结果。当储存数据D1与相对应的硬件编码数据D1’相同时，异或电路135输出低逻辑值(例如逻辑值0)。相反地，当存储数据D1与相对应的硬件编码数据D1’不同时，异或电路135输出高逻辑值(例如逻辑值1)。同样地，异或电路133配置为对所接收的储存数据D2与硬件编码数据D2’执行异或操作以输出结果。其他异或电路131、137的操作可以被类推，不再赘述。以这种方式，当存储在任何存储单元内的存储数据损坏时(例如，当存储数据不同于相对应的硬件编码数据时)，异或电路131-137将输出高逻辑值，以便生成上电重置脉冲(Power-OnResetpulse，P本文档来自技高网...

【技术保护点】
1.一种电子装置，具有多个存储单元，包括：/n多个闩锁器，耦接至所述多个存储单元，并配置为监控所述多个存储单元的存储数据；以及/n上电重置生成器，耦接至所述多个闩锁器，并配置为根据至少一存储单元的数据损坏，生成上电重置脉冲以重置所述电子装置，/n其中根据所述多个存储单元的所述存储数据与相对应的硬件编码数据，在所述电子装置的初始化操作期间检测所述数据损坏。/n

【技术特征摘要】
1.一种电子装置，具有多个存储单元，包括：
多个闩锁器，耦接至所述多个存储单元，并配置为监控所述多个存储单元的存储数据；以及
上电重置生成器，耦接至所述多个闩锁器，并配置为根据至少一存储单元的数据损坏，生成上电重置脉冲以重置所述电子装置，
其中根据所述多个存储单元的所述存储数据与相对应的硬件编码数据，在所述电子装置的初始化操作期间检测所述数据损坏。


2.根据权利要求1所述的电子装置，其中所述多个存储单元为内容可编址存储单元。


3.根据权利要求1所述的电子装置，其中所述多个闩锁器的每一者包括：
第一反相器；
第二反相器，耦接至所述第一反相器；以及
具有阈值电压的晶体管，耦接至所述第一反相器和所述第二反相器，
其中所述第一反相器的输出端耦接至所述第二反相器的输入端，所述第一反相器的输入端耦接至所述第二反相器的输出端，且所述第一反相器和所述第二反相器以预设工作电源电压降低所述阈值电压的电压来操作。


4.根据权利要求3所述的电子装置，其中所述晶体管的控制端耦接至所述晶体管的漏极端。


5.根据权利要求1所述的电子装置，还包括：
硬件编码电路，耦接至所述上电重置生成器，并配置为提供所述硬件编码数据至所述上电重置生成器。


6.根据权利要求5所述的电子装置，其中
所述上电重置生成器包括多个逻辑电路；
所述多个逻辑电路的每一者耦接至所述多个闩锁器...

【专利技术属性】
技术研发人员：柳弼相，何文乔，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71