具有可重新配置的邻区辅助LLR校正的NAND闪速存储器制造技术

本发明专利技术涉及具有可重新配置的邻区辅助LLR校正的NAND闪速存储器。本发明专利技术提供一种操作存储系统的方法，该存储系统包括存储器单元和存储器控制器。每个存储器单元是m位多层单元(MLC)，其中m是整数。方法包括对目标存储器单元执行软读取操作，并且基于来自软读取操作的结果确定当前LLR(对数似然比)值。方法还包括基于相邻存储器单元对目标存储器单元的LLR的影响而将相邻存储器单元和目标存储器单元的m位单元值分组成各自的n位索引，其中n是整数并且n<m。基于n位索引来确定LLR补偿值，并且基于当前LLR值和LLR补偿值来确定补偿LLR值。方法还包括使用该补偿LLR值执行软解码。

NAND flash memory with reconfigurable neighbor assisted LLR correction

【技术实现步骤摘要】
具有可重新配置的邻区辅助LLR校正的NAND闪速存储器相关申请的交叉引用本申请要求于2018年8月2日提交的申请号为62/713,964，标题为“具有利用下采样和流水线的可重新配置邻区辅助校正的NAND闪速存储器”的临时申请的优先权，该临时申请转让给本受让人，并且该临时申请通过引用整体而明确地并入本文。本申请还涉及到于2016年1月3日提交的申请号为15/173,446，标题为“用于Turbo乘积码的低复杂度软解码器的技术”的美国专利申请，现在其美国专利号为10,218,388，该申请被转让给本受让人，并且该申请通过引用整体而明确地并入本文。本申请还涉及到于2017年7月19日提交的申请号为15/654,492，标题为“低复杂度LDPC编码器”的美国专利申请，该申请已转让给本受让人，并且该申请通过引用整体而明确地并入本文。
本专利技术总体涉及一种用于存储装置的系统和方法，并且具体地涉及提高非易失性存储器装置的性能。
技术介绍
固态存储器广泛应用于包括例如消费性电子装置(例如，蜂窝电话、照相机、计算机等)的各种电子系统和企业计算系统(例如，硬盘驱动器、随机存取存储器(RAM)等)中。固态存储器由于延迟、吞吐量、抗冲击性、封装和其它考虑因素而比机械或其它存储器存储技术更为普及。在这些非易失性存储器装置之中，NAND闪速存储器装置由于高集成度的低制造成本而受欢迎。在NAND存储器中，在目标单元和相邻单元之间存在耦合电容。根据待编程至单元中的数据，随着电压阈值增加，电场可以影响相邻单元并且可能导致不同的读取单元电压。此外，在一些3D存储器中，在不同层的相邻单元之间可能发生电荷泄漏。因此，非常需要用于校正来自相邻单元的干扰的有效技术。
技术实现思路
在一些实施例中，描述了用于LLR(对数似然比)的邻区辅助校正(NAC)的技术，与传统方法相比，该技术降低了复杂性和存储空间。此外，本文描述的技术是可重新配置的，并且可以容易地适应于变化的存储器技术。根据本专利技术的一些实施例，一种非易失性数据存储装置，包括：存储器单元和存储器控制器，该存储器控制器联接到存储器单元以控制存储器单元的操作。每个存储器单元是与字线和位线相关联的m位多层单元(MLC)，其中m是整数。存储器控制器被配置成响应于来自主机的读取命令对目标存储器单元执行软读取操作，并且基于来自软读取操作的结果来确定当前LLR(对数似然比)值。存储器控制器还被配置成基于相邻存储器单元对目标存储器单元的LLR的影响，将相邻存储器单元和目标存储器单元的m位单元值分组成各自的n位索引，其中n是整数并且n<m。存储器控制器还被配置成基于n位索引确定LLR补偿值、基于当前LLR值和LLR补偿值确定补偿LLR值，并且使用该补偿LLR值执行软解码。在非易失性数据存储装置的一些实施例中，存储器控制器进一步被配置成基于软解码来校正单元值以及将校正的单元值存储在存储器控制器中。在一些实施例中，存储器控制器包括LLR(对数似然比)生成块，用于生成当前LLR值；下采样块，用于将相邻存储器单元和目标存储器单元的m位单元值转换成各自的n位索引；LLR补偿块，用于提供LLR补偿值，以及LLR校正块，用于接收当前LLR值和LLR补偿值以产生补偿LLR值。在一些实施例中，下采样块包括将相邻存储器单元和目标存储器单元中的每一个的m位单元值映射为n位索引的查找表(LUT)。在一些实施例中，通过离线表征或在线训练确定相邻存储器单元对目标存储器单元的LLR的影响，来形成下采样块中的查找表。在一些实施例中，LLR补偿块包括用于将LLR补偿值与n位索引相关联的查找表(LUT)。在一些实施例中，通过离线表征或在线训练确定相邻存储器单元对目标存储器单元的LLR的影响，来形成LLR补偿块中的查找表。根据本专利技术的一些实施例，一种非易失性数据存储装置，包括：存储器单元，每个存储器单元是与字线和位线相关联的4位四层单元(QLC)。非易失性数据存储装置还包括存储器控制器，该存储器控制器联接到存储器单元以用于控制存储器单元的操作。存储器控制器包括LLR(对数似然比)生成块，用于生成当前LLR值；下采样块，用于基于相邻存储器单元对目标存储器单元的LLR的影响，将相邻存储器单元和目标存储器单元的4位单元值分组成各自的3位索引；LLR补偿LUT(查找表)，用于提供LLR补偿值，以及LLR校正块，用于接收当前LLR值和LLR补偿值以产生补偿LLR值。存储器控制器被配置成响应于来自主机的读取命令对目标存储器单元执行软读取操作，并且基于来自软读取操作的结果、使用LLR生成块确定当前LLR值。存储器控制器还被配置成使用下采样块将相邻存储器单元和目标存储器单元的4位单元值转换成各自的3位索引，并且使用LLR补偿LUT、基于3位索引确定LLR补偿值。存储器控制器还被配置成使用LLR校正块以基于当前LLR值和LLR补偿值来确定补偿LLR值。存储器控制器还被配置成使用该补偿LLR值执行软解码，基于软解码来校正单元值，并且将校正的单元值存储在存储器控制器中。根据本专利技术的一些实施例，提供了一种操作存储系统的方法。存储系统包括存储器单元和存储器控制器，该存储器控制器联接到存储器单元以用于控制存储器单元的操作。每个存储器单元是与字线和位线相关联的m位多层单元(MLC)，其中m是整数。方法包括：响应于来自主机的读取命令对目标存储器单元执行软读取操作，并且基于来自软读取操作的结果确定当前LLR(对数似然比)值。方法还包括基于相邻存储器单元对目标存储器单元的LLR的影响而将相邻存储器单元和目标存储器单元的m位单元值分组成各自的n位索引，其中n是整数并且n<m。方法进一步包括基于n位索引确定LLR补偿值，并且基于当前LLR值和LLR补偿值来确定补偿LLR值。方法还包括使用该补偿LLR值执行软解码。在上述方法的一些实施例中，方法还可以包括基于软解码来校正单元值以及将校正的单元值存储在存储器控制器中。参照下面的详细描述和附图提供本专利技术的各种另外的实施例、特征和优点。附图说明图1A是示出根据本公开的某些实施例的示例TPC错误校正系统的简化框图；图1B是示出根据本公开的某些实施例的示例LDPC错误校正系统的简化框图；图2是示出根据本公开的某些实施例的示例BCH解码器200的简化框图；图3是示出根据本公开的某些实施例的示例TPC软解码器的简化框图；图4是根据本公开的某些实施例的存储器装置的简化框图；图5是示出根据本公开的某些实施例的存储器阵列的简化示意图；图6是示出根据本公开的某些实施例的3D非易失性存储器装置中的3DNAND存储器阵列的简化示意图；图7是示出根据本公开的某些实施例的非易失性存储器装置中的存储器阵列的一部分的简化示意图；图8A是示出根据本专利技术的一些实施例的闪速存储器装置中的具有3位三层单元(TLC)的存储器装置的单元电压分布的简化图；图8B是示出根据本专利技术的一些实施例的闪速存储器装置中本文档来自技高网...

【技术保护点】
1.一种非易失性数据存储装置，包括：/n存储器单元，所述存储器单元中的每个为与字线和位线相关联的4位四层单元即QLC；以及/n存储器控制器，联接到所述存储器单元以控制所述存储器单元的操作；/n其中所述存储器控制器包括：/n对数似然比生成块，即LLR生成块，生成当前LLR值；/n下采样块，基于相邻存储器单元对目标存储器单元的LLR的影响，将所述相邻存储器单元和所述目标存储器单元的4位单元值分组成各自的3位索引；/nLLR补偿查找表，即LLR补偿LUT，提供LLR补偿值，以及/nLLR校正块，接收所述当前LLR值和所述LLR补偿值以产生补偿LLR值；/n其中所述存储器控制器：/n响应于来自主机的读取命令对所述目标存储器单元执行软读取操作，/n使用所述LLR生成块、基于来自所述软读取操作的结果来确定所述当前LLR值；/n使用所述下采样块将所述相邻存储器单元和所述目标存储器单元的4位单元值转换成各自的3位索引；/n使用所述LLR补偿LUT、基于3位索引来确定所述LLR补偿值；/n使用所述LLR校正块以基于所述当前LLR值和所述LLR补偿值确定所述补偿LLR值；/n使用所述补偿LLR值来执行软解码；/n基于所述软解码来校正所述单元值；并且/n将所校正的单元值存储在所述存储器控制器中。/n...

【技术特征摘要】
20180802 US 62/713,9641.一种非易失性数据存储装置，包括：
存储器单元，所述存储器单元中的每个为与字线和位线相关联的4位四层单元即QLC；以及
存储器控制器，联接到所述存储器单元以控制所述存储器单元的操作；
其中所述存储器控制器包括：
对数似然比生成块，即LLR生成块，生成当前LLR值；
下采样块，基于相邻存储器单元对目标存储器单元的LLR的影响，将所述相邻存储器单元和所述目标存储器单元的4位单元值分组成各自的3位索引；
LLR补偿查找表，即LLR补偿LUT，提供LLR补偿值，以及
LLR校正块，接收所述当前LLR值和所述LLR补偿值以产生补偿LLR值；
其中所述存储器控制器：
响应于来自主机的读取命令对所述目标存储器单元执行软读取操作，
使用所述LLR生成块、基于来自所述软读取操作的结果来确定所述当前LLR值；
使用所述下采样块将所述相邻存储器单元和所述目标存储器单元的4位单元值转换成各自的3位索引；
使用所述LLR补偿LUT、基于3位索引来确定所述LLR补偿值；
使用所述LLR校正块以基于所述当前LLR值和所述LLR补偿值确定所述补偿LLR值；
使用所述补偿LLR值来执行软解码；
基于所述软解码来校正所述单元值；并且
将所校正的单元值存储在所述存储器控制器中。


2.根据权利要求1所述的非易失性数据存储装置，其中所述下采样块包括：
第一查找表，即第一LUT，将第一相邻存储器单元的4位单元值转换成第一3位索引；
第二查找表，即第二LUT，将第二相邻存储器单元的4位单元值转换成第二3位索引；以及
第三查找表，即第三LUT，将所述目标存储器单元的4位单元值转换成第三3位索引。


3.根据权利要求2所述的非易失性数据存储装置，其中通过将对所述目标存储器单元具有相似影响的相邻存储器单元的两个或多个4位单元值分组成相同的3位索引而形成所述第一查找表、所述第二查找表以及所述第三查找表。


4.根据权利要求3所述的非易失性数据存储装置，其中通过使用离线表征确定所述相邻存储器单元对所述目标存储器单元的LLR值的影响，来形成所述第一查找表、所述第二查找表以及所述第三查找表。


5.根据权利要求3所述的非易失性数据存储装置，其中通过使用在线训练确定所述相邻存储器单元对所述目标存储器单元的LLR值的影响，来形成所述第一查找表、所述第二查找表以及所述第三查找表。


6.根据权利要求5所述的非易失性数据存储装置，其中通过响应于改变存储器技术来变化所述下采样块中的所述查找表中的条目而使所述下采样块是可重新配置的，其中基于通过离线表征或在线训练确定的所述相邻存储器单元对所述目标存储器单元的LLR值的影响来确定新条目。


7.根据权利要求1所述的非易失性数据存储装置，其中基于通过离线表征或在线训练确定的所述相邻存储器单元对所述目标存储器单元的LLR值的影响来确定所述LLR补偿LUT中的所述LLR补偿值。


8.根据权利要求7所述的非易失性数据存储装置，其中通过响应于改变存储器技术来变化所述LLR补偿LUT中的查找表中的条目而使所述LLR补偿LUT是可重新配置的，其中基于通过离线表征或在线训练确定的所述相邻存储器单元对所述目标存储器单元的LLR值的影响来确定新条目。


9.一种非易失性数据存储装置，包括：
存储器单元，其中所述存储器单元中的每个是与字线和位线相关联的m位多层单元即MLC，其中m是整数；以及
存储器控制器，联接到所述存储器单元以用于控制所述存储器单元的操作；

【专利技术属性】
技术研发人员：蔡宇，均峰，诺顿·初，张帆，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR