半导体器件制造技术

本实用新型专利技术实施例提供一种半导体器件，包括外延层，具有相对的第一表面和第二表面；基区，由第一表面向外延层内部延伸成型；发射区，由第一表面向基区内部延伸成型；盲孔，形成在外延层内且由第二表面向外延层内部凹陷成型；集电区，围绕盲孔设置在外延层的与盲孔侧壁和底面对应的区域；第二集电极，设置于盲孔的朝向自身中空部的表面；第一集电极，设置于第二表面，第二集电极与第一集电极电连接。本实用新型专利技术实施例提供的半导体器件能够减短关断时间，降低导通压降，提高电导调制效果。

semiconductor device

【技术实现步骤摘要】
半导体器件
本技术涉及半导体
，尤其涉及一种半导体器件。
技术介绍
IGBT(绝缘栅双极型晶体管)结合了MOSFET(金属-氧化物半导体场效应晶体管)结构以及双极型晶体管的工作机理，在功率半导体领域，IGBT结构的提出实现了高耐压与低损耗共存，在目前的中大功率应用领域，尤其是1000V以上的应用场合，IGBT具有很强的性能优势。传统的IGBT在关断时，需要消耗一定时间来完成从漂移区抽取集电层曾注入的少数载流子，导致关断时间显著增加，因此限制了IGBT的工作频率。此外，IGBT正向导通时的导通压降较大。因此，亟需一种新的改进的半导体器件。
技术实现思路
本技术实施例提供一种半导体器件，旨在减短关断时间，降低导通压降，提高电导调制效果。第一方面，本技术实施例提供一种半导体器件，包括：外延层，具有相对的第一表面和第二表面；基区，由第一表面向外延层内部延伸成型；发射区，由第一表面向基区内部延伸成型；盲孔，形成在外延层内，盲孔由第二表面向外延层内部凹陷成型；集电区，围绕盲孔设置在外延层的与盲孔侧壁和底面对应的区域；第二集电极，设置于盲孔的朝向自身中空部的表面；第一集电极，设置于第二表面，第二集电极与第一集电极电连接。根据本技术实施例的一个方面，盲孔为多个，多个盲孔之间间隔分布且对应盲孔的集电区之间互不重叠。根据本技术实施例的一个方面，多个盲孔构成一个或多个盲孔组，每个盲孔组中的多个盲孔之间紧密相邻。根据本技术实施例的一个方面，盲孔组中多个盲孔的深度自中间向周侧依次对称递减。根据本技术实施例的一个方面，盲孔组中多个盲孔的深度从一侧向其他侧依次递减。根据本技术实施例的一个方面，盲孔组之间的间距至少大于盲孔组中相邻盲孔之间的最大间距。根据本技术实施例的一个方面，第一集电极与第二集电极之间通过电连接结构形成电连接，电连接结构的一部分填充至盲孔内且另一部分铺设于第一集电极上。根据本技术实施例的一个方面，第一集电极与第二表面形成肖特基接触或欧姆接触，第二集电极与盲孔的侧壁和底面形成欧姆接触。根据本技术实施例的一个方面，半导体器件还包括：发射极，在第一表面相接于基区和发射区；栅极氧化层和栅电极，至少部分依次层叠设置于第一表面。根据本技术实施例的一个方面，外延层为第一导电类型，基区为导电类型与第一导电类型相反的第二导电类型，发射区为第一导电类型，集电区为第二导电类型。根据本技术实施例的半导体器件，在外延层的与发射区相对的第二表面形成盲孔，并围绕盲孔设置集电区和第二集电极，并在第二表面设置与第二集电极电连接的第一集电极，使得集电区的PN结深度提高，减少了少数载流子漂移路径，显著提高少数载流子注入效率，具有更好的电导调制效果。并且集电区分散分布于外延层的表面，相比完全占满第二表面区域，有效减少少数载流子注入，半导体器件关断时拖尾电流更小，关断时间更短，关断速度更快。附图说明下面将参照附图对非限制性实施例进行更详细描述，其中，相同或相似的附图标记表示相同或相似的特征。图1是本技术实施方式的半导体器件的一个实施例的单个元胞的剖面示意图；图2是本技术实施方式的半导体器件的另一个实施例的单个元胞的剖面示意图；图3a-3c是图2的半导体器件的中盲孔200分布的示意图；图4是本技术实施方式的半导体器件的正向导通曲线示意图。附图标记说明：20-外延层200-盲孔；201-电连接结构；202-第一集电极；203-集电区；204-第二集电极；205-漂移区；206-基区；207-发射区；208-栅极氧化层；209-栅电极；210-发射极。具体实施方式下面将详细描述本技术的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本技术的全面理解。但是，对于本领域技术人员来说很明显的是，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本技术造成不必要的模糊；并且，为了清晰，部分结构的尺寸并不是按照实际比例示出。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。下述描述中出现的方位词均为图中示出的方向，并不是对本技术的实施例的具体结构进行限定。在本技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本技术中的具体含义。为了更好地理解本技术，下面参照图1至图3对根据本技术实施例的半导体器件进行详细描述。本技术实施例提供一种半导体器件，图1示出本技术实施方式的半导体器件的一个实施例的单个元胞的剖面示意图。一种半导体器件可以包括外延层20、基区206、发射区207、盲孔200、集电区203、第一集电极202、第二集电极204。外延层20为第一导电类型，且外延层20可以是但不限于硅(Si)半导体材料、碳化硅(SiC)半导体材料。外延层20具有相对的第一表面和第二表面。基区206由第一表面向外延层20内部延伸成型。多个基区206之间间隔设置。基区206为第二导电类型。第二导电类型的导电类型与第一导电类型相反。发射区207由第一表面向基区206内部延伸成型。发射区207为第一导电类型。每个基区206中可以对应有两个或更多个发射区207。在一个实施例中，每个基区206中对应有两个发射区207，该两个发射区207间隔设置。在一些实施方式中，外延层20中基区206与集电区203之间可以设置有漂移区205。漂移区205可以是外延层20中除基区206、发射区207和集电区203的区域。漂移区205为第一导电类型。根据本技术实施例的半导体器件，盲孔200形成在外延层20内，盲孔200由第二表面向外延层20内部凹陷成型。即盲孔200形成在漂移区205。盲孔200具有侧壁和底面，且具有中空部。盲孔200的横截面形状可以是但不限于圆形、椭圆形或多边形。优选地，盲孔200的横截面形状为圆形或正多边形。在一个实施例中，盲孔200朝向第一表面垂直延伸。集电区203围绕盲孔200设置在外延层20的与盲孔200侧壁和底面对应的区域。集电区203大体沿盲孔200的表面形状分布。集电区203自盲孔200侧壁和底面在外延层20内具有一定的厚度，且该厚度优选为均匀的。集电区203为第二导电类型。集电区203围绕盲孔200设置，且盲孔在外延层20内具有一定深度，使得集电区203与漂移区20本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n外延层(20)，具有相对的第一表面和第二表面；/n基区(206)，由所述第一表面向所述外延层(20)内部延伸成型；/n发射区(207)，由所述第一表面向所述基区(206)内部延伸成型；/n盲孔(200)，形成在所述外延层(20)内，所述盲孔(200)由所述第二表面向所述外延层(20)内部凹陷成型；/n集电区(203)，围绕所述盲孔(200)设置在所述外延层(20)的与所述盲孔(200)侧壁和底面对应的区域；/n第二集电极(204)，设置于所述盲孔(200)的朝向自身中空部的表面；/n第一集电极(202)，设置于所述第二表面，所述第二集电极(204)与所述第一集电极(202)电连接。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
外延层(20)，具有相对的第一表面和第二表面；
基区(206)，由所述第一表面向所述外延层(20)内部延伸成型；
发射区(207)，由所述第一表面向所述基区(206)内部延伸成型；
盲孔(200)，形成在所述外延层(20)内，所述盲孔(200)由所述第二表面向所述外延层(20)内部凹陷成型；
集电区(203)，围绕所述盲孔(200)设置在所述外延层(20)的与所述盲孔(200)侧壁和底面对应的区域；
第二集电极(204)，设置于所述盲孔(200)的朝向自身中空部的表面；
第一集电极(202)，设置于所述第二表面，所述第二集电极(204)与所述第一集电极(202)电连接。


2.根据权利要求1所述的半导体器件，其特征在于，所述盲孔(200)为多个，多个所述盲孔(200)之间间隔分布且对应所述盲孔(200)的所述集电区(203)之间互不重叠。


3.根据权利要求2所述的半导体器件，其特征在于，多个所述盲孔(200)构成一个或多个盲孔组，每个所述盲孔组中的多个所述盲孔(200)之间紧密相邻。


4.根据权利要求3所述的半导体器件，其特征在于，所述盲孔组中多个所述盲孔(200)的深度自中间向周侧依次对称递减。


5.根据权利要求3所述的半导体器件，其...

【专利技术属性】
技术研发人员：崔京京，章剑锋，
申请(专利权)人：瑞能半导体科技股份有限公司，
类型：新型
国别省市：江西;36