用于在垂直功率器件中减小接触注入物向外扩散的氧插入的Si层制造技术

用于在垂直功率器件中减小接触注入物向外扩散的氧插入的Si层。一种半导体器件包括：延伸到Si衬底中的栅沟槽，该栅沟槽包括栅电极和将栅电极与Si衬底分离的栅电介质。该半导体器件进一步包括：在Si衬底中与栅沟槽相邻的本体区，该本体区包括沿栅沟槽的侧壁延伸的沟道区；在本体区上方、在Si衬底中的源区；延伸到Si衬底中并且填充有导电材料的接触沟槽，该导电材料接触源区和在接触沟槽底部处的高掺杂本体接触区；以及扩散阻挡结构，其沿沟道区的至少一部分延伸，并且设置在沟道区与高掺杂本体接触区之间。该扩散阻挡结构包括Si和氧掺杂Si的交替层。

Si layer used to reduce oxygen insertion of contact injection in vertical power devices

【技术实现步骤摘要】
用于在垂直功率器件中减小接触注入物向外扩散的氧插入的Si层
技术介绍
随着基于沟槽的晶体管的尺寸缩小，高度掺杂的源/本体接触对在沟道区附近掺杂的净本体的影响变得更加重要。对于与本体掺杂相比具有高2-3个数量级的掺杂水平的源/本体接触扩散的更宽横向分布，器件的Vth（阈值电压）和RonA（导通状态电阻）增加。增加源/本体接触与沟道区之间的距离引起在高漏极电压下耗尽本体，这可能导致高DIBL（漏极引发的阻挡降低）。此外，沟槽宽度和接触宽度两者的工艺窗口变化以及接触不对准必须变得更小以避免这些不利影响（更高的Vth、更高的RonA和更高的DIBL）。因此，更好地控制源/本体接触掺杂的横向外扩散是合期望的。
技术实现思路
根据半导体器件的实施例，该半导体器件包括：延伸到Si衬底中的栅沟槽，该栅沟槽包括栅电极和将栅电极与Si衬底分离的栅电介质；在Si衬底中与栅沟槽相邻的本体区，该本体区包括沿栅沟槽的侧壁延伸的沟道区；在本体区上方、在Si衬底中的源区；延伸到Si衬底中并且填充有导电材料的接触沟槽，该导电材料接触源区和在接触沟槽底部处的高掺杂本体接触区；以及扩散阻挡结构，其沿沟道区的至少一部分延伸，并且设置在沟道区与高掺杂本体接触区之间，该扩散阻挡结构包括Si和氧掺杂Si的交替层。在实施例中，沟道区、栅电极和栅电介质可以比扩散阻挡结构更深地延伸到Si衬底中。单独地或以组合的形式，栅沟槽可以进一步包括设置在栅电极下方的场电极和将场电极与栅电极和Si衬底分离的场电介质，并且扩散阻挡结构可以在到达场电介质之前终止，以提供从沟道区到本体区下方的漂移区域的电荷载流子通路而不穿过扩散阻挡结构。单独地或以组合的形式，扩散阻挡结构可以在本体区的上侧之上延伸，并且可以在本体区的上侧处处于源区与本体区之间。单独地或以组合的形式，半导体器件可以进一步包括：插入在扩散阻挡结构与栅电介质之间的外延Si覆盖层，其中可以掺杂外延Si覆盖层以形成沟道区。单独地或以组合的形式，Si衬底可以包括在基底Si衬底上生长的一个或多个Si外延层。根据制造半导体器件的方法的实施例，该方法包括：形成延伸到Si衬底中的栅沟槽，该栅沟槽包括栅电极和将栅电极与Si衬底分离的栅电介质；形成在Si衬底中与栅沟槽相邻的本体区，该本体区包括沿栅沟槽的侧壁延伸的沟道区；形成在Si衬底中、在本体区上方的源区；形成接触沟槽，其延伸到Si衬底中并且填充有导电材料，该导电材料接触源区和在接触沟槽底部处的高掺杂本体接触区；以及形成扩散阻挡结构，其沿沟道区的至少一部分延伸，并且设置在沟道区与高掺杂本体接触区之间，该扩散阻挡结构包括Si和氧掺杂Si的交替层。在实施例中，形成扩散阻挡结构可以包括：在将栅沟槽蚀刻到Si衬底中之后并且在栅沟槽中形成栅电极和栅电介质之前，在栅沟槽的侧壁上外延生长Si和氧掺杂Si的交替层。单独地或以组合的形式，该方法可以进一步包括：在栅沟槽被蚀刻到其中的Si衬底的主表面上外延生长Si和氧掺杂Si的交替层。单独地或以组合的形式，Si和氧掺杂Si的交替层可以在Si衬底的主表面上与在栅沟槽的侧壁上同时地外延生长。单独地或以组合的形式，该方法可以进一步包括：在扩散阻挡与栅沟槽的侧壁之间形成外延Si覆盖层。单独地或以组合的形式，该方法可以进一步包括掺杂覆盖层以形成沟道区。单独地或以组合的形式，该方法可以进一步包括：在将栅沟槽蚀刻到Si衬底中之后并且在外延生长Si和氧掺杂Si的交替层之前，形成场电极和将场电极与在栅沟槽的下部中的Si衬底分离的场电介质；以及在栅沟槽的侧壁上外延生长Si和氧掺杂Si的交替层之后，使场电介质凹陷以暴露沟槽侧壁的未被扩散阻挡结构覆盖的区段，并且在场电介质与Si和氧掺杂Si的交替层之间形成垂直间隙。单独地或以组合的形式，该方法可以进一步包括：在Si和氧掺杂Si的交替层上以及在沟槽侧壁的未被扩散阻挡结构覆盖的暴露区段上外延生长外延Si覆盖层，外延Si覆盖层填充场电介质与Si和氧掺杂Si的交替层之间的垂直间隙并且形成沟道区。单独地或以组合的形式，该方法可以进一步包括：在外延Si覆盖层上形成栅电介质。单独地或以组合的形式，该方法可以进一步包括：通过栅电介质注入掺杂剂，并且将其注入到外延生长在Si和氧掺杂Si的交替层上的外延Si覆盖层的一部分中，以调整半导体器件的阈值电压。单独地或以组合的形式，该方法可以进一步包括：在形成栅电介质之后，利用形成栅电极的导电材料填充场电极上方的栅沟槽。单独地或以组合的形式，形成接触沟槽可以包括：通过在Si衬底的主表面上外延生长的Si和氧掺杂Si的交替层、通过源区来蚀刻接触沟槽，并且将其蚀刻到本体区中；将掺杂剂注入到接触沟槽的底部中，并且使掺杂剂退火以在接触沟槽的底部处形成高掺杂本体接触区；以及利用接触源区和高掺杂本体接触区的导电材料来填充接触沟槽。单独地或以组合的形式，形成本体区和源区可以包括：在形成扩散阻挡结构之后，将相反导电类型的掺杂剂注入到栅沟槽被蚀刻到其中的Si衬底的主表面中。单独地或以组合的形式，被用来制造半导体器件的Si衬底可以包括在基底Si衬底上生长的一个或多个Si外延层。在阅读以下详细描述时并且在查看附图时，本领域技术人员将意识到附加的特征和优点。附图说明附图的要素不一定相对于彼此是按比例的。同样的附图标记标明对应的类似部分。可以组合各种图示实施例的特征，除非它们彼此排斥。在附图中描绘实施例，并且在以下描述中详述实施例。图1图示了具有扩散阻挡结构的基于沟槽的半导体器件的实施例的部分横截面视图。图2是基于沟槽的半导体器件的区的分解视图，其中从器件的沟道区与漂移区域之间的电荷载流子通路的区中省略扩散阻挡结构。图3A至图3I图示了在制造工艺的不同阶段期间，图1中所示的基于沟槽的半导体器件的相应横截面视图。具体实施方式本文中描述的实施例控制用于基于沟槽的晶体管的源/本体接触掺杂的横向外扩散，从而对于高度掺杂的源/本体接触和栅沟槽的给定几何变化允许更窄的Vth、RonA和DIBL分布，和/或对于给定的Vth、RonA和DIBL窗口允许器件的源/本体接触与沟道区之间的横向间距减小。通过插入沿器件的沟道区的至少一部分延伸的扩散阻挡结构来更好地控制源/本体接触掺杂的横向外扩散。扩散阻挡结构包括：设置在器件的高度掺杂的源/本体接触与沟道区之间的Si和氧掺杂Si的交替层。扩散阻挡结构的氧掺杂Si层限制源/本体接触掺杂的横向外扩散，从而控制源/本体接触掺杂在朝向沟道区的方向上的横向外扩散。扩散阻挡结构使得能够实现例如针对窄沟槽MOSFET的更窄Vth分布，或者对于预定的Vth分布宽度，使得能够实现接触沟槽与栅沟槽之间的更小距离。通过结合扩散阻挡结构，可以使沟道区中的电荷载流子迁移率增加例如高达80％。通过结合扩散阻挡结构，还可以使栅泄漏减小例如高达50％，并且与在常规的硅外延层上生长的栅氧化物相比，栅可靠性得以改善。接下来更详细地描述的是具有这样的扩散本文档来自技高网...

【技术保护点】
1.一种半导体器件，其包括：/n延伸到Si衬底中的栅沟槽，所述栅沟槽包括栅电极和将所述栅电极与所述Si衬底分离的栅电介质；/n在所述Si衬底中与所述栅沟槽相邻的本体区，所述本体区包括沿所述栅沟槽的侧壁延伸的沟道区；/n在所述本体区上方、在所述Si衬底中的源区；/n延伸到所述Si衬底中并且填充有导电材料的接触沟槽，所述导电材料接触所述源区和在所述接触沟槽底部处的高掺杂本体接触区；以及/n扩散阻挡结构，其沿所述沟道区的至少一部分延伸，并且设置在所述沟道区与所述高掺杂本体接触区之间，所述扩散阻挡结构包括Si和氧掺杂Si的交替层。/n

【技术特征摘要】
20180808 US 16/0585441.一种半导体器件，其包括：
延伸到Si衬底中的栅沟槽，所述栅沟槽包括栅电极和将所述栅电极与所述Si衬底分离的栅电介质；
在所述Si衬底中与所述栅沟槽相邻的本体区，所述本体区包括沿所述栅沟槽的侧壁延伸的沟道区；
在所述本体区上方、在所述Si衬底中的源区；
延伸到所述Si衬底中并且填充有导电材料的接触沟槽，所述导电材料接触所述源区和在所述接触沟槽底部处的高掺杂本体接触区；以及
扩散阻挡结构，其沿所述沟道区的至少一部分延伸，并且设置在所述沟道区与所述高掺杂本体接触区之间，所述扩散阻挡结构包括Si和氧掺杂Si的交替层。


2.根据权利要求1所述的半导体器件，其中所述沟道区、所述栅电极和所述栅电介质比所述扩散阻挡结构更深地延伸到所述Si衬底中。


3.根据权利要求1所述的半导体器件，其中所述栅沟槽进一步包括设置在所述栅电极下方的场电极和将所述场电极与所述栅电极和所述Si衬底分离的场电介质，并且其中所述扩散阻挡结构在到达所述场电介质之前终止，以提供从所述沟道区到所述本体区下方的漂移区域的电荷载流子通路而不穿过所述扩散阻挡结构。


4.根据权利要求1所述的半导体器件，其中，所述扩散阻挡结构在所述本体区的上侧之上延伸，并且在所述本体区的上侧处处于所述源区与所述本体区之间。


5.根据权利要求1所述的半导体器件，进一步包括：插入在所述扩散阻挡结构与所述栅电介质之间的外延Si覆盖层，其中掺杂所述外延Si覆盖层以形成所述沟道区。


6.根据权利要求1所述的半导体器件，其中所述Si衬底包括在基底Si衬底上生长的一个或多个Si外延层。


7.一种制造半导体器件的方法，所述方法包括：
形成延伸到Si衬底中的栅沟槽，所述栅沟槽包括栅电极和将栅电极与所述Si衬底分离的栅电介质；
形成在所述Si衬底中与所述栅沟槽相邻的本体区，所述本体区包括沿所述栅沟槽的侧壁延伸的沟道区；
形成在所述本体区上方、在所述Si衬底中的源区；
形成接触沟槽，其延伸到所述Si衬底中并且填充有导电材料，所述导电材料接触所述源区和在所述接触沟槽底部处的高掺杂本体接触区；以及
形成扩散阻挡结构，其沿所述沟道区的至少一部分延伸，并且设置在所述沟道区与所述高掺杂本体接触区之间，所述扩散阻挡结构包括Si和氧掺杂Si的交替层。


8.根据权利要求7所述的方法，其中形成所述扩散阻挡结构包括：
在将所述栅沟槽蚀刻到所述Si衬底中之后并且在所述栅沟槽中形成所述栅电极和所述栅电介质之前，在所述栅沟槽的侧壁上外延生长Si和氧掺杂Si的交替层。


9.根据权利...

【专利技术属性】
技术研发人员：R哈瑟，S里奥曼，A梅瑟，M波茨尔，M罗施，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT