用于静态存储器功能检测的晶圆允收测试模块和方法技术

本发明专利技术公开了一种用于静态存储器功能检测的晶圆允收测试模块，包括形成于晶圆上的精简指令内建自我测试电路，用于对静态存储器进行功能检测。精简指令内建自我测试电路包括：环形振荡器，分频器，计数器，数据锁存器和比较器。环形振荡器和分频器用于形成内部时钟信号。计数器用于计数，计数同时作为地址解码器和数据输入端口的输入信号；计数器的最高有效位作为读写控制信号。数据锁存器和比较器连接地址解码器的输出端和灵敏放大器的输出端并对两个输出信号进行比较从而得到测试结果。本发明专利技术还公开了一种用于静态存储器功能检测的晶圆允收测试方法。本发明专利技术不需依赖存储器的专用测试机台进行静态存储器功能检测，能简化测试程序。

Wafer acceptance test module and method for static memory function test

【技术实现步骤摘要】
用于静态存储器功能检测的晶圆允收测试模块和方法
本专利技术涉及半导体集成电路制造领域，特别涉及一种用于静态存储器功能检测的晶圆允收测试(WaferAcceptTest，WAT)模块。本专利技术还涉及一种用于静态存储器功能检测的晶圆允收测试方法。
技术介绍
现有技术中，WAT测试设备无法执行AC测试，只能针对器件的直流特性做量测。所以存储器如静态存储器(SRAM)的功能测试必须在客制化设计的芯片上执行，并且需要等待工艺开发到一定阶段后才能开始。原因如下：缺乏合适的工艺设计工具包(ProcessDevelopmentKit，PDK)可供芯片SRAM设计。面积小的SRAM面积是由衬垫(pad)数决定，即使能克服上述的问题，我们只想做简易的验证，却需要相对大的面积。需要投入额外的芯片设计、硬件、测试的成本和资源。现有静态存储器功能检测通常需要采用自动化测试设备(AutomaticTestEquipment，ATE)。如图1所示，是现有静态存储器功能检测的设备连接图；现有静态存储器功能检测中需要单独采用ATE设备102，而静态存储器则设置在晶圆101上。所述静态存储器包括存储单元阵列103，地址解码器(AddressAecoder)104，数据输入端口(DataIn)105，灵敏放大器(SA)和输出输出端口(IO)105。现有方法中，需要采用ATE设备102中的信号发生器(SignalGenerator)107分别形成地址信号和数据信号并分别输入到地址解码器104和数据输入端口105。再完成写入之后，进行读取，每读取一个数据即将从信号发生器107输出的数据信号和通过灵敏放大器和输出输出端口105从所述存储单元阵列103读取的数据信号进行比较，比较是通过如标记108所示的比较两个数据是否匹配(Datamatch？)，如果不匹配则输出信号Fail，表示测试不通过；如果匹配则输出信号Pass，表示测试通过即测试成功。由上可知，现有方法需要采用ATE设备102来实现对静态存储器的功能检测，设备成本高，测试程序复杂。
技术实现思路
本专利技术所要解决的技术问题是提供一种用于静态存储器功能检测的晶圆允收测试模块，不需依赖存储器的专用测试机台进行静态存储器功能检测，能简化静态存储器功能检测的测试程序，还能实现简单稳健的测试以及能降低测试设备成本，能提高测试效率。本专利技术还提供一种用于静态存储器功能检测的晶圆允收测试方法。为解决上述技术问题，本专利技术提供的用于静态存储器功能检测的晶圆允收测试模块包括形成于晶圆上的由测试图形组成的精简指令内建自我测试电路，所述精简指令内建自我测试电路用于对形成于所述晶圆上的静态存储器进行功能检测。所述静态存储器包括存储单元阵列，地址解码器，数据输入端口，灵敏放大器。所述精简指令内建自我测试电路包括：环形振荡器，分频器，计数器，数据锁存器和比较器。所述精简指令内建自我测试电路在晶圆允收测试设备提供的直流电压下工作。所述环形振荡器和所述分频器用于形成内部时钟信号。所述计数器用于对所述内部时钟信号进行计数，所述计数同时作为所述地址解码器和所述数据输入端口的输入信号；所述计数器的最高有效位作为读写控制信号。所述数据锁存器和比较器连接所述地址解码器的输出端和所述灵敏放大器的输出端，所述数据锁存器和比较器用于对所述地址解码器的输出信号和所述灵敏放大器的输出信号进行比较并根据比较结果判断测试结果是成功还是失败。进一步的改进是，所述环形振荡器由奇数个反相器首尾相连形成。进一步的改进是，所述计数器由n+1位触发器连接形成，由第1至n位的所述触发器的输出信号形成n位所述计数，由第n+1位所述触发器的输出信号形成所述读写控制信号。进一步的改进是，所述触发器采用D触发器。进一步的改进是，当所述数据锁存器和比较器的输出表示所述地址解码器的输出信号和所述灵敏放大器的输出信号相同时，所述测试结果为成功；当所述数据锁存器和比较器的输出表示所述地址解码器的输出信号和所述灵敏放大器的输出信号不相同时，所述测试结果为失败。进一步的改进是，第n+1位所述触发器的输出信号为0时，所述读写控制信号为写信号，在所述写信号的控制下对所述存储单元阵列进行写操作，所述写操作中，所述计数从0开始逐渐增加并依次在和所述计数相同的地址中写入和所述计数相同的数据。进一步的改进是，第n+1位所述触发器的输出信号为1时，所述读写控制信号为读信号，在所述读信号的控制下对所述存储单元阵列进行读操作，所述读操作中，所述计数从0开始逐渐增加并通过所述灵敏放大器依次读取和所述计数相同的地址中的数据。进一步的改进是，所述存储单元阵列的存储单元的数量小于等于2n。为解决上述技术问题，本专利技术提供的用于静态存储器功能检测的晶圆允收测试方法包括：在晶圆的制造过程中，在所述晶圆上形成晶体存储器的同时，还包括在所述晶圆上形成晶圆允收测试模块的步骤，所述晶圆允收测试模块包括形成于晶圆上的由测试图形组成的精简指令内建自我测试电路，所述精简指令内建自我测试电路用于对所述静态存储器进行功能检测。所述静态存储器包括存储单元阵列，地址解码器，数据输入端口，灵敏放大器。所述精简指令内建自我测试电路包括：环形振荡器，分频器，计数器，数据锁存器和比较器。所述精简指令内建自我测试电路在晶圆允收测试设备提供的直流电压下工作。所述环形振荡器和所述分频器用于形成内部时钟信号。所述计数器用于对所述内部时钟信号进行计数，所述计数同时作为所述地址解码器和所述数据输入端口的输入信号；所述计数器的最高有效位作为读写控制信号。所述数据锁存器和比较器连接所述地址解码器的输出端和所述灵敏放大器的输出端，所述数据锁存器和比较器用于对所述地址解码器的输出信号和所述灵敏放大器的输出信号进行比较并根据比较结果判断测试结果是成功还是失败。进一步的改进是，所述环形振荡器由奇数个反相器首尾相连形成。进一步的改进是，所述计数器由n+1位触发器连接形成，由第1至n位的所述触发器的输出信号形成n位所述计数，由第n+1位所述触发器的输出信号形成所述读写控制信号。进一步的改进是，所述触发器采用D触发器。进一步的改进是，当所述数据锁存器和比较器的输出表示所述地址解码器的输出信号和所述灵敏放大器的输出信号相同时，所述测试结果为成功；当所述数据锁存器和比较器的输出表示所述地址解码器的输出信号和所述灵敏放大器的输出信号不相同时，所述测试结果为失败。进一步的改进是，第n+1位所述触发器的输出信号为0时，所述读写控制信号为写信号，在所述写信号的控制下对所述存储单元阵列进行写操作，所述写操作中，所述计数从0开始逐渐增加并依次在和所述计数相同的地址中写入和所述计数相同的数据。进一步的改进是，第n+1位所述触发器的输出信号为1时，所述读写控制信号为读信号，在所述读信号的控制下对所述存储单元阵列进行读操作，所述读操作中，所述计本文档来自技高网...

【技术保护点】
1.一种用于静态存储器功能检测的晶圆允收测试模块，其特征在于：晶圆允收测试模块包括形成于晶圆上的由测试图形组成的精简指令内建自我测试电路，所述精简指令内建自我测试电路用于对形成于所述晶圆上的静态存储器进行功能检测；/n所述静态存储器包括存储单元阵列，地址解码器，数据输入端口，灵敏放大器；/n所述精简指令内建自我测试电路包括：环形振荡器，分频器，计数器，数据锁存器和比较器；/n所述精简指令内建自我测试电路在晶圆允收测试设备提供的直流电压下工作；/n所述环形振荡器和所述分频器用于形成内部时钟信号；/n所述计数器用于对所述内部时钟信号进行计数，所述计数同时作为所述地址解码器和所述数据输入端口的输入信号；所述计数器的最高有效位作为读写控制信号；/n所述数据锁存器和比较器连接所述地址解码器的输出端和所述灵敏放大器的输出端，所述数据锁存器和比较器用于对所述地址解码器的输出信号和所述灵敏放大器的输出信号进行比较并根据比较结果判断测试结果是成功还是失败。/n

【技术特征摘要】
1.一种用于静态存储器功能检测的晶圆允收测试模块，其特征在于：晶圆允收测试模块包括形成于晶圆上的由测试图形组成的精简指令内建自我测试电路，所述精简指令内建自我测试电路用于对形成于所述晶圆上的静态存储器进行功能检测；
所述静态存储器包括存储单元阵列，地址解码器，数据输入端口，灵敏放大器；
所述精简指令内建自我测试电路包括：环形振荡器，分频器，计数器，数据锁存器和比较器；
所述精简指令内建自我测试电路在晶圆允收测试设备提供的直流电压下工作；
所述环形振荡器和所述分频器用于形成内部时钟信号；
所述计数器用于对所述内部时钟信号进行计数，所述计数同时作为所述地址解码器和所述数据输入端口的输入信号；所述计数器的最高有效位作为读写控制信号；
所述数据锁存器和比较器连接所述地址解码器的输出端和所述灵敏放大器的输出端，所述数据锁存器和比较器用于对所述地址解码器的输出信号和所述灵敏放大器的输出信号进行比较并根据比较结果判断测试结果是成功还是失败。


2.如权利要求1所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：所述环形振荡器由奇数个反相器首尾相连形成。


3.如权利要求1所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：所述计数器由n+1位触发器连接形成，由第1至n位的所述触发器的输出信号形成n位所述计数，由第n+1位所述触发器的输出信号形成所述读写控制信号。


4.如权利要求3所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：所述触发器采用D触发器。


5.如权利要求1所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：当所述数据锁存器和比较器的输出表示所述地址解码器的输出信号和所述灵敏放大器的输出信号相同时，所述测试结果为成功；当所述数据锁存器和比较器的输出表示所述地址解码器的输出信号和所述灵敏放大器的输出信号不相同时，所述测试结果为失败。


6.如权利要求3所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：第n+1位所述触发器的输出信号为0时，所述读写控制信号为写信号，在所述写信号的控制下对所述存储单元阵列进行写操作，所述写操作中，所述计数从0开始逐渐增加并依次在和所述计数相同的地址中写入和所述计数相同的数据。


7.如权利要求6所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：第n+1位所述触发器的输出信号为1时，所述读写控制信号为读信号，在所述读信号的控制下对所述存储单元阵列进行读操作，所述读操作中，所述计数从0开始逐渐增加并通过所述灵敏放大器依次读取和所述计数相同的地址中的数据。


8.如权利要求3所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：所述存储单元阵列的存储单元的数量小于等...

【专利技术属性】
技术研发人员：赖振安，陈俊晟，黄召颖，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31