存储器芯片及其数据处理电路和数据处理方法技术

本发明专利技术公开了一种存储器芯片及其数据处理电路和数据处理方法，设置存储器芯片内置的数据处理电路包括数据图形产生器、并串转换电路以及端口驱动模块。在测试模式下，数据图形产生器自动启动预设测试命令，基于预设测试命令产生测试数据，测试数据通过并串转换电路进行并串转换生成第一数据信号，第一数据信号用于控制端口驱动模块输出第一结果，基于第一结果监测存储器芯片的功耗参数。无需提前写入数据，缩短了测试时间；而且测试采样区间不受数据最大地址上限的限制，降低了测试难度，有利于提高测试精度。

Memory chip and its data processing circuit and data processing method

【技术实现步骤摘要】
存储器芯片及其数据处理电路和数据处理方法
本专利技术涉及存储器芯片
，更具体的说，涉及一种存储器芯片及其数据处理电路和数据处理方法。
技术介绍
随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。存储器芯片是电子设备的一个重要电子元件。存储器芯片需要内置电路用于进行功耗测试。参考图1和图2所示，图1为现有存储器芯片进行功耗测试时的测试系统电路图，图2为存储器芯片中用于进行功耗测试的内置电路的示意图，对存储器芯片进行功耗测试时，需要通过测试机11对存储器芯片12进行控制和供电，及接收存储器芯片12的输出数据，进行处理判断，以确认其功耗。测试机11可以控制存储器芯片12工作在不同的测试模式，以测量存储器芯片12的平均功耗。其中，测试机11包括：电源模块111，用于为存储器芯片12供电；控制模块112，用于为存储器芯片12进行命令输入；数据处理模块113，用于获取存储器芯片12的数据输出，并进行数据处理，以获取功耗数据。存储器芯片12的功耗测试与数据内容相关，可以利用现有用户命令实现。现有存储器芯片12中，用于进行功耗测试的内置电路如图2所示，通过其他电路121获取命令输入后，触发逻辑控制器126开启并串转换电路124和端口驱动模块125，并使得存储阵列122中存储数据依次通过灵敏放大电路123、并串转换电路124和端口驱动模块125后，实现数据输出。存储器芯片12中至少具有两种电压域，如内核电压域和数据发送电压域，针对于数据发送电压域的功耗测试原理如图3所示。参考图3，图3为现有存储器芯片进行功耗测试的方法流程图，依次完成写入命令、写入数据后、读出命令和读出数据后，判断数据是否达到最大地址，如果是，数据输出不再滚动，结束数据读出，如果否，持续读出数据，直到达到最大读出地址后，结束数据读出。通过上述描述可知，现有的存储器芯片12在进行功耗测试时，操作步骤多，需要按照测试规则先写入数据，增加了测试时间，不便于持续测试，测试过程需要读取存储阵列存储数据，功耗测试需要在达到最大读出地址之前完成，增加了测试难度。
技术实现思路
有鉴于此，本申请提供了一种存储器芯片及其数据处理电路和数据处理方法，方案如下：一种存储器芯片的数据处理电路，包括：数据图形产生器、并串转换电路以及端口驱动模块；在测试模式下，所述数据图形产生器用于自动启动预设测试命令，基于所述预设测试命令产生测试数据，所述测试数据通过所述并串转换电路进行并串转换生成第一数据信号，所述第一数据信号用于控制所述端口驱动模块输出第一结果，基于所述第一结果监测所述存储器芯片的功耗参数。优选的，在上述数据处理电路中，还包括：灵敏放大电路；在数据读取模式下，存储阵列中的存储数据依次通过所述灵敏放大电路的放大和所述并串转换电路进行并串转换生成第二数据信号，所述第二数据信号用于控制所述端口驱动模块输出第二结果，所述第二结果用于表征所述存储数据。优选的，在上述数据处理电路中，所述数据图形产生器以及所述灵敏放大电路通过同一双路选通器与所述并串转换电路连接；其中，所述双路选通器的第一输入端连接所述数据图形产生器，所述双路选通器的第二输入端连接所述灵敏放大电路，所述双路选通器的输出端与所述并串转换电路的输入端连接。优选的，在上述数据处理电路中，所述灵敏放大电路包括：第一MOS管、第二MOS管、第三MOS管、存储电容以及锁存器；所述第一MOS管的控制电极用于输入第一控制信号，其第一电极连接电源，其第二电极连接公共节点；所述第二MOS管的控制电极用于输入第二控制信号，其第一电极连接所述公共节点，其第二电极连接所述第三MOS管的第一电极；所述第三MOS管的控制电极用于输入第三控制信号，其第二电极用于连接所述存储阵列；所述存储电容的一个极板连接所述公共节点，另一个极板接地；所述锁存器的输入端连接所述公共节点，其输出端用于输出放大后的存储数据。优选的，在上述数据处理电路中，还包括：逻辑控制器；在测试模式下，所述逻辑控制器用于执行测试指令，以控制所述双路选通器的第一输入端与所述双路选通器的输出端导通，并控制所述并串转换电路以及所述端口驱动模块开启，以使得所述图形产生器输出的测试数据依次通过所述双路选通器、所述并串转换电路以及所述端口驱动模块后，输出所述第一结果；在数据读取模式下，所述逻辑控制器还用于执行数据读取指令，以控制所述双路选通器的第二输入端与所述双路选通器的输出端导通，并控制所述并串转换电路以及所述端口驱动模块开启，以使得存储数据依次通过双路选通器、所述并串转换电路以及所述端口驱动模块后，输出所述第二结果。优选的，在上述数据处理电路中，所述数据图像产生器包括：随机数据产生器、协议数据产生器、极值数据产生器以及三路选通器；所述随机数据产生器与所述三路选通器的第一输入端连接，所述随机数据产生器用于输出随机数据；所述协议数据产生器所述三路选通器的第二输入端连接，所述协议数据产生器用于输出遵循通信协议的数据；所述极值数据产生器与所述三路选通器的第三输入端连接，所述极值数据产生器用于输出极限值数据；所述三路选通器用于选择其一个输入端输入的数据作为所述测试数据，通过其输出端输出。优选的，在上述数据处理电路中，所述端口驱动模块包括：D触发器、控制电路、上拉MOS管、下拉MOS管以及负载电容；所述上拉MOS管的第一电极连接电源，其第二电极连接所述端口驱动模块的输出端；所述下拉MOS管的第一电极连接所述端口驱动模块的输出端；所述上拉MOS管和所述下拉MOS管的控制电极分别连接所述控制电路的一个输出端；所述端口驱动模块的输出端通过所述负载电容接地；所述D触发器的一个输入端用于输入使能信号，另一个输入端连接所述并串转换电路的输出端，其输出端连接所述控制电路的输入端；所述控制电路基于所述D触发器输出信号控制上拉MOS管、下拉MOS管的导通，以控制所述端口驱动模块的输出端的输出结果。本专利技术还提供了一种存储器芯片，包括：上述任一项所述的数据处理电路。本专利技术还提供了一种存储器芯片的数据处理方法，包括：采用上述任一项所述的数据处理电路获取所述存储器芯片的测量结果，以确定功耗参数。通过上述描述可知，本专利技术技术方案提供的存储器芯片及其数据处理电路和数据处理方法中，设置存储器芯片内置的数据处理电路包括数据图形产生器、并串转换电路以及端口驱动模块。在测试模式下，所述数据图形产生器自动启动预设测试命令，基于所述预设测试命令产生测试数据，所述测试数据通过所述并串转换电路进行并串转换生成第一数据信号，所述第一数据信号用于控制所述端口驱动模块输出第一结果，基于所述第一结果监测所述存储器芯片的功耗参数。这样，数据图形产生器自动启动预设测试命令，无需单独写入命令操作，简化了测试操作步骤，操作本文档来自技高网...

【技术保护点】
1.一种存储器芯片的数据处理电路，其特征在于，包括：/n数据图形产生器、并串转换电路以及端口驱动模块；/n在测试模式下，所述数据图形产生器用于自动启动预设测试命令，基于所述预设测试命令产生测试数据，所述测试数据通过所述并串转换电路进行并串转换生成第一数据信号，所述第一数据信号用于控制所述端口驱动模块输出第一结果，基于所述第一结果监测所述存储器芯片的功耗参数。/n

【技术特征摘要】
1.一种存储器芯片的数据处理电路，其特征在于，包括：
数据图形产生器、并串转换电路以及端口驱动模块；
在测试模式下，所述数据图形产生器用于自动启动预设测试命令，基于所述预设测试命令产生测试数据，所述测试数据通过所述并串转换电路进行并串转换生成第一数据信号，所述第一数据信号用于控制所述端口驱动模块输出第一结果，基于所述第一结果监测所述存储器芯片的功耗参数。


2.根据权利要求1所述的数据处理电路，其特征在于，还包括：灵敏放大电路；
在数据读取模式下，存储阵列中的存储数据依次通过所述灵敏放大电路的放大和所述并串转换电路进行并串转换生成第二数据信号，所述第二数据信号用于控制所述端口驱动模块输出第二结果，所述第二结果用于表征所述存储数据。


3.根据权利要求2所述的数据处理电路，其特征在于，所述数据图形产生器以及所述灵敏放大电路通过同一双路选通器与所述并串转换电路连接；
其中，所述双路选通器的第一输入端连接所述数据图形产生器，所述双路选通器的第二输入端连接所述灵敏放大电路，所述双路选通器的输出端与所述并串转换电路的输入端连接。


4.根据权利要求2所述的数据处理电路，其特征在于，所述灵敏放大电路包括：第一MOS管、第二MOS管、第三MOS管、存储电容以及锁存器；
所述第一MOS管的控制电极用于输入第一控制信号，其第一电极连接电源，其第二电极连接公共节点；
所述第二MOS管的控制电极用于输入第二控制信号，其第一电极连接所述公共节点，其第二电极连接所述第三MOS管的第一电极；
所述第三MOS管的控制电极用于输入第三控制信号，其第二电极用于连接所述存储阵列；
所述存储电容的一个极板连接所述公共节点，另一个极板接地；
所述锁存器的输入端连接所述公共节点，其输出端用于输出放大后的存储数据。


5.根据权利要求3所述的数据处理电路，其特征在于，还包括：逻辑控制器；
在测试模式下，所述逻辑控制器用于执行测试指令，以控制所述双路选通器的第一输入端与所述双路选通器的输出端导通，并控制所述并串转换电路以及所述端口驱动模块开启，以使得所...

【专利技术属性】
技术研发人员：杨诗洋，王颀，刘飞，霍宗亮，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11