半导体器件制造技术

提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有第一区域和第二区域；第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层。所述单个第一有源鳍和所述多个第二有源鳍可以具有第一导电类型，并且所述第一凹陷的深度可以小于每一个所述第二凹陷的深度。

semiconductor device

【技术实现步骤摘要】
半导体器件相关申请的交叉引用通过引用的方式将于2018年8月3日在韩国知识产权局提交的名为“SemiconductorDevice(半导体器件)”的韩国专利申请No.10-2018-0090715的全文结合于本申请中。
实施例涉及半导体器件。
技术介绍
随着对半导体器件的高性能、高速度和/或多功能性的需求增加，半导体器件的集成度也在增加。在制造具有精细图案的半导体器件时，为了符合半导体器件高度集成的趋势，需要具有精细宽度或精细间距的图案。
技术实现思路
实施例涉及一种半导体器件，包括：衬底，所述衬底具有第一区域和第二区域；第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层。所述单个第一有源鳍和所述多个第二有本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底，所述衬底具有第一区域和第二区域；/n第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及/n第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层，/n其中，所述单个第一有源鳍和所述多个第二有源鳍具有第一导电类型，并且所述第一凹陷的深度小于每一个所述第二凹陷的深度。/n

【技术特征摘要】
20180803 KR 10-2018-00907151.一种半导体器件，包括：
衬底，所述衬底具有第一区域和第二区域；
第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及
第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层，
其中，所述单个第一有源鳍和所述多个第二有源鳍具有第一导电类型，并且所述第一凹陷的深度小于每一个所述第二凹陷的深度。


2.根据权利要求1所述的半导体器件，其中，所述单个第一源极/漏极层的高度小于所述多个第二源极/漏极层中的每一个第二源极/漏极层的高度。


3.根据权利要求1所述的半导体器件，其中，所述单个第一源极/漏极层在所述第一栅电极延伸的方向上的宽度小于所述多个第二源极/漏极层中的每一个第二源极/漏极层在所述第二栅电极延伸的方向上的宽度。


4.根据权利要求1所述的半导体器件，其中，所述单个第一有源鳍与所述单个第一源极/漏极层之间的接触面积小于所述多个第二有源鳍中的每一个第二有源鳍与所述多个第二源极/漏极层中相应一个第二源极/漏极层之间的接触面积。


5.根据权利要求1所述的半导体器件，其中，所述单个第一源极/漏极层的上端位于与所述多个第二源极/漏极层的上端的水平高度相同的水平高度。


6.根据权利要求1所述的半导体器件，其中，所述单个第一有源鳍和所述多个第二有源鳍包括n型掺杂剂，并且所述单个第一源极/漏极层和所述多个第二源极/漏极层包括硅锗和p型掺杂剂。


7.根据权利要求1所述的半导体器件，其中，所述单个第一有源鳍和所述多个第二有源鳍包括p型掺杂剂，并且所述单个第一源极/漏极层和所述多个第二源极/漏极层包括硅和n型掺杂剂。


8.根据权利要求1所述的半导体器件，其中，所述多个第二源极/漏极层以这样的方式彼此连接：所述第二源极/漏极层在所述第二栅电极延伸的方向上具有最大宽度的位置的部分彼此连接。


9.根据权利要求1所述的半导体器件，还包括：
第三晶体管，所述第三晶体管包括设置在所述第一区域中的单个第三有源鳍、与所述单个第三有源鳍相交的第三栅电极以及设置在所述单个第三有源鳍的第三凹陷中的单个第三源极/漏极层；以及
第四晶体管，所述第四晶体管包括设置在所述第二区域中的多个第四有源鳍、与所述多个第四有源鳍相交的第四栅电极以及分别设置在所述多个第四有源鳍的第四凹陷中的多个第四源极/漏极层，
其中，所述单个第三有源鳍和所述多个第四有源鳍具有不同于所述单个第一有源鳍和所述多个第二有源鳍的第一导电类型的第二导电类型，并且所述第三凹陷的深度小于每一个所述第四凹陷的深度。


10.根据权利要求9所述的半导体器件，其中，所述单个第三源极/漏极层的高度小于所述多个第四源极/漏极层中的每一个第四源极/漏极层的高度。


11.根据权利要求9所述的半导体器件，其中，所述单个第三源极/漏极层在所述第三栅电极延伸的方向上的宽度小于所述多个第四源极/漏极层中的每一个第四源极/漏极层在所述第四栅电极延伸的方向上的宽度。


12.根据权利要求9所述的半导体器件，其中，所述第三凹陷的深度大于所述第一凹陷的深度，并且每一个所述第四凹陷的深度大于每一个所述第二凹陷的深度。


13.一种半导体器件，包括：
衬底，所述衬底具有第一区域、第二区域和第三区域；

【专利技术属性】
技术研发人员：金孝真，河大元，朴允文，赵槿汇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR