处理系统、集成电路和微控制器技术方案

本申请涉及处理系统、集成电路和微控制器。在一个示例中，集成电路包括：寄存器接口，其包括多个寄存器；总线接口，被配置为监视发送到寄存器接口的写入请求，其中写入请求包括目标地址和待写入的数据。总线接口被配置为接收待写入多个寄存器的数据和用于选择多个寄存器中的相应寄存器的寄存器选择信号。集成电路包括监视电路，该监视电路被配置为监视总线接口和多个寄存器之间的寄存器选择信号，以便确定待写入多个寄存器的数据何时有效。本申请的各种实施例提供了用于验证/证实包括一个或多个密码密钥的安全配置的解决方案。

Processing systems, integrated circuits and microcontrollers

【技术实现步骤摘要】
处理系统、集成电路和微控制器
本技术一般涉及处理系统，并且在特定实施例中涉及处理系统、集成电路和微控制器。
技术介绍
图1示出了典型的数字处理系统10，诸如嵌入式系统或集成电路，例如现场可编程门阵列(FPGA)、数字信号处理器(DSP)或微控制器(例如，专用于汽车市场)。在所考虑的示例中，处理系统10包括至少一个处理器102，诸如通过软件指令编程的通常是中央处理单元(CPU)的微处理器。通常，由处理器102执行的软件存储在程序存储器104中，诸如非易失性存储器、闪存存储器或EEPROM。通常，存储器104可以与处理器102集成在单个集成电路中，或者存储器104可以是单独的集成电路的形式并且例如经由印刷电路板的迹线连接到处理器102。因此，通常存储器104包含用于处理器102的固件，其中术语固件包括微处理器的软件和如FPGA的可编程逻辑电路的编程数据。通常，处理器102和存储器104可以经由任何合适的通信系统(例如总线系统120)交换数据。在所考虑的示例中，处理器102可以具有关联的一个或多个资源。r>例如，在图1中示本文档来自技高网...

【技术保护点】
1.一种处理系统，其特征在于，包括：/n非易失性存储器，被配置为存储由耦合到总线系统的处理器执行的固件；/n耦合到所述总线系统的协处理器，其中所述协处理器包括：寄存器接口，所述寄存器接口包括多个寄存器；以及处理电路，所述处理电路被配置为根据存储在所述多个寄存器中的数据执行处理操作，其中所述多个寄存器包括：第一组寄存器，被配置为存储第一组配置信息；以及第二组寄存器，被配置为存储第二组配置信息，其中，所述寄存器接口包括：/n总线接口，被配置为监视经由所述总线系统发送到所述寄存器接口的写入请求，其中所述写入请求包括目标地址和待写入的数据，其中所述多个寄存器中的每个寄存器与相应的地址相关联，其中所述总...

【技术特征摘要】
20180518 IT 1020180000055061.一种处理系统，其特征在于，包括：
非易失性存储器，被配置为存储由耦合到总线系统的处理器执行的固件；
耦合到所述总线系统的协处理器，其中所述协处理器包括：寄存器接口，所述寄存器接口包括多个寄存器；以及处理电路，所述处理电路被配置为根据存储在所述多个寄存器中的数据执行处理操作，其中所述多个寄存器包括：第一组寄存器，被配置为存储第一组配置信息；以及第二组寄存器，被配置为存储第二组配置信息，其中，所述寄存器接口包括：
总线接口，被配置为监视经由所述总线系统发送到所述寄存器接口的写入请求，其中所述写入请求包括目标地址和待写入的数据，其中所述多个寄存器中的每个寄存器与相应的地址相关联，其中所述总线接口被配置为当写入请求的目标地址对应于与相应的寄存器相关联的地址时，为所述多个寄存器中的每个寄存器设置相应的寄存器选择信号，其中每个寄存器被配置为当相应的所述寄存器选择信号被设置时存储所述待写入的数据；
循环冗余校验计算电路，被配置为根据待写入到所述第一组寄存器的数据来计算循环冗余校验值；以及
掩蔽电路，被配置为：
监视与所述第一组寄存器的寄存器相关联的所述寄存器选择信号，以便确定已存储数据的寄存器序列；
将所述寄存器序列与参考序列进行比较；
当所述比较表明所述寄存器序列对应于所述参考序列时，将所计算的所述循环冗余校验值提供给所述总线接口；以及
当所述比较表明所述寄存器序列不对应于所述参考序列时，将与所计算的所述循环冗余校验值无关的值提供给所述总线接口。


2.根据权利要求1所述的处理系统，其特征在于，所述循环冗余校验计算电路包括：
寄存器或锁存器，用于存储所计算的所述循环冗余校验值；
XOR门，被配置为通过组合待写入所述第一组寄存器的数据和存储在所述寄存器或所述锁存器中的所述循环冗余校验值来产生信号；以及
组合逻辑电路，被配置为根据由所述XOR门产生的所述信号来产生所计算的所述循环冗余校验值。


3.根据权利要求2所述的处理系统，其特征在于，所述循环冗余校验计算电路包括用于根据所述寄存器选择信号来选择参考信号的多路复用器，并且其中所述XOR门被配置为通过组合待写入所述第一组寄存器的数据、存储在所述寄存器或所述锁存器中的所述循环冗余校验值和所选择的所述参考信号来产生所述信号。


4.根据权利要求1所述的处理系统，其特征在于，所述处理电路是密码处理电路，所述密码处理电路被配置为根据至少一个密码密钥执行密码操作，并且其中，所述第一组寄存器被配置为存储所述至少一个密码密钥。


5.根据权利要求4所述的处理系统，其特征在于，所述非易失性存储器被布置为存储引导加载程序固件，所述引导加载程序固件被配置为将密码密钥存储到所述第一组寄存器。


6.根据权利要求4所述的处理系统，其特征在于，所述第二组寄存器包括：
用于存储待由所述密码处理电路处理的数据的寄存器；和/或
用于存储包含待由所述密码处理电路处理的所述数据的地址的寄存器。


7.根据权利...

【专利技术属性】
技术研发人员：R·克里特利，G·谷亚纳西亚，D·勒戈斯科茨，N·安奎特，
申请(专利权)人：意法半导体格勒诺布尔二公司，意法半导体股份有限公司，
类型：新型
国别省市：法国;FR