导电性凸块及化学镀Pt浴制造技术

本发明专利技术提供了可以防止凸块的基底导电层中使用的金属扩散至Au层表面或Ag层表面的凸块。本发明专利技术的导电性凸块为在基体上形成的导电性凸块，其中，所述凸块从基体侧依次至少具有基底导电层、Pd层、与所述Pd层直接接触的Pt层、以及Au层或者Ag层，所述凸块的直径为20μm以下。

【技术实现步骤摘要】
导电性凸块及化学镀Pt浴
本专利技术涉及导电性凸块以及化学镀Pt浴。
技术介绍
在将IC(集成电路：IntegratedCircuit)芯片集成的LSI(大规模集成电路：LargeScaleIntegration)等的半导体集成电路中，作为IC芯片之间、或者IC芯片与电路基板等之间的电连接方法，通常使用引线接合，近年来伴随着电子器件的小型化和集成电路的高密度化，IC芯片之间立体连接的三维集成电路引起关注。作为对应于三维集成电路等的层叠型的半导体集成电路的安装技术，进行倒装焊接。倒装焊接通过形成在IC芯片上的称为凸块的突起状端子与其他基体的连接部电连接，因而与引线接合相比配线短，可以使安装面积变小，适用于要求小型化、薄型化的便携设备等。半导体集成电路中要求与IC芯片电连接中的低电阻率、低接触电阻(以下称为“电气特性”)，以及良好的接合性(以下称为“接合特性”)(以下将这些特性统称为“连接可靠性”)，并进行着各种研究。针对IC芯片的凸块材料也进行了各种研究，作为低成本、并且连接可靠性优良的凸块，例如专利文献1、专利文献2中公开了在Ni等的基本文档来自技高网...

【技术保护点】
1.一种导电性凸块，其特征在于，其为形成在基体上的导电性凸块，/n其中，所述凸块从基体侧依次至少具有基底导电层、Pd层、与所述Pd层直接接触的Pt层、以及Au层或者Ag层，/n所述凸块的直径为20μm以下。/n

【技术特征摘要】
20180712 JP 2018-1325141.一种导电性凸块，其特征在于，其为形成在基体上的导电性凸块，
其中，所述凸块从基体侧依次至少具有基底导电层、Pd层、与所述Pd层直接接触的Pt层、以及Au层或者Ag层，
所述凸块的直径为20μm以下。


2.根据权利要求1所述的导电性凸块，其中，所述基底导电层为选自Ni、Cu、Co...

【专利技术属性】
技术研发人员：前川拓摩，小田幸典，柴田利明，伊井义人，神崎翔，
申请(专利权)人：上村工业株式会社，
类型：发明
国别省市：日本;JP