半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述方法包括：提供基底，基底包括衬底以及凸出于衬底的鳍部，基底用于形成NMOS晶体管；形成横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和部分侧壁；在栅极结构两侧的鳍部内形成第一防扩散掺杂区，掺杂离子包括Ga离子；在栅极结构两侧的鳍部内形成源漏掺杂区，沿垂直于栅极结构侧壁的方向，源漏掺杂区与第一防扩散掺杂区相邻且位于第一防扩散掺杂区远离栅极结构的一侧。本发明专利技术第一防扩散掺杂区的掺杂离子包括Ga离子，掺杂Ga离子有利于保证第一防扩散掺杂区位于源漏掺杂区和沟道区之间的鳍部内，因此可有效抑制源漏掺杂区的掺杂离子向沟道区发生横向扩散并减小沟道漏电流，进而提高半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不断缩短MOSFET的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET的开关速度等好处。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生，使晶体管的沟道漏电流增大。为了减小短沟道效应对半导体器件的影响，降低沟道漏电流，超浅结技术被开发出来，超浅结可以较好地改善器件的短沟道效应，但是随着器件尺寸的不断缩小及性能需求的不断提高，结漏电流现象成为了超浅结技术亟待解决的问题。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。但是，即使在超浅结技术中引入FinFET结构，现有技术半导体结构的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述基底用于形成NMOS晶体管；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构两侧的鳍部内形成第一防扩散掺杂区，所述第一防扩散掺杂区中的掺杂离子包括Ga离子；在所述栅极结构两侧的鳍部内形成源漏掺杂区，沿垂直于所述栅极结构侧壁的方向，所述源漏掺杂区与所述第一防扩散掺杂区相邻且位于所述第一防扩散掺杂区远离所述栅极结构的一侧。相应的，本专利技术还提供一种半导体结构，包括：基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述基底上形成有NMOS晶体管；栅极结构，横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁；第一防扩散掺杂区，位于所述栅极结构两侧的鳍部内，所述第一防扩散掺杂区的掺杂离子包括Ga离子；源漏掺杂区，位于所述栅极结构两侧的鳍部内，沿垂直于所述栅极结构侧壁的方向，所述源漏掺杂区与所述第一防扩散掺杂区相邻且位于所述第一防扩散掺杂区远离所述栅极结构的一侧。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在所述栅极结构两侧的鳍部内形成第一防扩散掺杂区，所述第一防扩散掺杂区中的掺杂离子包括Ga离子；后续在所述栅极结构两侧的鳍部内形成源漏掺杂区，沿垂直于所述栅极结构侧壁的方向，所述源漏掺杂区与所述第一防扩散掺杂区相邻且位于所述第一防扩散掺杂区远离所述栅极结构的一侧；Ga离子和常见的P型离子(例如：B离子)相比，在同样的离子注入深度下，Ga离子在半导体中的横向扩散距离至少要低两倍，因此使用Ga离子可以更好地控制离子注入的区域和深度，形成局部高掺杂区，获得陡峭的掺杂浓度，因此有利于保证所述第一防扩散掺杂区位于源漏掺杂区和沟道之间的鳍部内，可以有效抑制所述源漏掺杂区的掺杂离子向沟道区内发生横向扩散，防止所述源漏掺杂区和沟道区发生横向穿通，从而有利于减小沟道漏电流，改善短沟道问题，而且Ga离子还有利于改善DIBL，提高器件增益，进而提高半导体结构的电学性能。可选方案中，对所述栅极结构两侧的鳍部内进行第一离子掺杂处理的掺杂离子为In离子和Ga离子；In离子和Ga离子属于同族元素，具有类似的电学性能，而且，In离子为半导体结构中常用的掺杂离子，因此掺杂In离子有利于提高工艺稳定性。可选方案中，在所述栅极结构两侧的鳍部内形成第一防扩散掺杂区之前，所述半导体结构的形成方法还包括：去除所述栅极结构两侧的鳍部，在所述栅极结构两侧的鳍部内形成露出所述衬底的凹槽；通过先形成所述凹槽，再对所述凹槽靠近栅极结构一侧的侧壁进行第一离子掺杂处理的方式，有利于使所述第一防扩散掺杂层位于鳍部的整个侧壁内，从而进一步增强所述第一防扩散掺杂区用于防止所述源漏掺杂区和沟道区发生横向穿通的效果。可选方案中，对所述凹槽中靠近所述栅极结构一侧的侧壁进行第一离子掺杂处理后，在所述栅极结构两侧的鳍部内形成源漏掺杂区之前，还包括：对任一个凹槽中靠近所述栅极结构一侧的侧壁进行第二离子掺杂处理，在所述凹槽侧壁的第一防扩散掺杂区内形成第二防扩散掺杂区，所述第二离子掺杂处理的掺杂离子包括Ga离子，与所述第二防扩散掺杂区相邻的源漏掺杂区用于作为源区，通过所述第二防扩散掺杂区，可以在源区形成更浅的结，有利于减小结电流。附图说明图1至图8是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，引入FinFET结构后，半导体结构的电学性能仍有待提高。为了解决所述技术问题，本专利技术在栅极结构两侧的鳍部内形成第一防扩散掺杂区，所述第一防扩散掺杂区中的掺杂离子包括Ga离子；后续在所述栅极结构两侧的鳍部内形成源漏掺杂区，沿垂直于所述栅极结构侧壁的方向，所述源漏掺杂区与所述第一防扩散掺杂区相邻且位于所述第一防扩散掺杂区远离所述栅极结构的一侧；Ga离子和常见的P型离子(例如：B离子)相比，在同样的离子注入深度下，Ga离子在半导体中的横向扩散距离要至少低两倍，因此使用Ga离子可以更好地控制离子注入的区域和深度，形成局部高掺杂区，获得陡峭的掺杂浓度，因此有利于保证所述第一防扩散掺杂区位于源漏掺杂区和沟道之间的鳍部内，可以有效抑制所述源漏掺杂区的掺杂离子向沟道区内发生横向扩散，防止所述源漏掺杂区和沟道区发生横向穿通，从而有利于减小沟道漏电流，改善短沟道问题，而且Ga离子还有利于改善DIBL，提高器件增益，进而提高半导体结构的电学性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图1至图8是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。参考图1，提供基底，所述基底包括衬底100以及凸出于所述衬底100的鳍部110。所述衬底100为后续形成半导体结构提供工艺平台。本实施例中，所述基底用于形成NMOS晶体管。本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。继续参考图1，形成横跨所述鳍部110的栅极结构210，所述栅极结构210覆盖所述鳍部本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述基底用于形成NMOS晶体管；/n形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；/n在所述栅极结构两侧的鳍部内形成第一防扩散掺杂区，所述第一防扩散掺杂区中的掺杂离子包括Ga离子；/n在所述栅极结构两侧的鳍部内形成源漏掺杂区，沿垂直于所述栅极结构侧壁的方向，所述源漏掺杂区与所述第一防扩散掺杂区相邻且位于所述第一防扩散掺杂区远离所述栅极结构的一侧。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述基底用于形成NMOS晶体管；
形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；
在所述栅极结构两侧的鳍部内形成第一防扩散掺杂区，所述第一防扩散掺杂区中的掺杂离子包括Ga离子；
在所述栅极结构两侧的鳍部内形成源漏掺杂区，沿垂直于所述栅极结构侧壁的方向，所述源漏掺杂区与所述第一防扩散掺杂区相邻且位于所述第一防扩散掺杂区远离所述栅极结构的一侧。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构两侧的鳍部内形成第一防扩散掺杂区的步骤中，所述第一防扩散掺杂区中的掺杂离子为Ga离子；或者，所述第一防扩散掺杂区中的掺杂离子为Ga离子和In离子。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构两侧的鳍部内形成第一防扩散掺杂区之前，还包括：去除所述栅极结构两侧的鳍部，在所述栅极结构两侧的鳍部内形成露出所述衬底的凹槽；
在所述栅极结构两侧的鳍部内形成源漏掺杂区的步骤包括：在所述凹槽中形成所述源漏掺杂区。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述栅极结构两侧的鳍部内形成所述第一防扩散掺杂区的步骤包括：对所述凹槽中靠近所述栅极结构一侧的侧壁进行第一离子掺杂处理，在所述凹槽露出的鳍部侧壁内形成所述第一防扩散掺杂区。


5.如权利要求4所述的半导体结构的形成方法，其特征在于，对所述凹槽中靠近所述栅极结构一侧的侧壁进行第一离子掺杂处理后，在所述凹槽中形成所述源漏掺杂区之前，还包括：对任一个凹槽中靠近所述栅极结构一侧的侧壁进行第二离子掺杂处理，在所述凹槽侧壁的第一防扩散掺杂区内形成第二防扩散掺杂区，所述第二离子掺杂处理的掺杂离子包括Ga离子；
在所述栅极结构两侧的鳍部内形成源漏掺杂区的步骤中，位于所述栅极结构一侧鳍部内的源漏掺杂区为源区，位于所述栅极结构另一侧鳍部内的源漏掺杂区为漏区，所述源区与所述第二防扩散掺杂区相邻。


6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一离子掺杂处理的工艺为离子注入工艺，所述第一离子掺杂处理的参数包括：注入离子为Ga离子，注入能量为15KeV至45KeV，注入剂量为1E13原子每平方厘米至5E13原子每平方厘米，注入角度为15度至35度；
或者，
注入离子为Ga离子和In离子，Ga离子的注入能量为15KeV至45KeV，Ga离子的注入剂量为5E12原子每平方厘米至3E13原子每平方厘米，In离子的注入能量为25KeV至45KeV，In离子的注入剂量为5E12原子每平方厘米至3E13原子每平方厘米，注入角度为15度至35度。


7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二离子掺杂处理的掺杂离子为Ga离子；
或者，
所述第二离子掺杂处理的掺杂离子为Ga离子和In离子。


8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二离子掺杂处理的工艺为离子注入工艺，所述第二离子掺杂处理的参数包括：注入离子为Ga离子，注入能量为5KeV至35KeV，注入剂量为1E13原子每平方厘米至5E13原子每平方厘米，注入角度为15度至35度；
或者，
注入离子为Ga和In离子，Ga离子的注入能量为5KeV至35KeV，Ga离子的注入剂量为5E12原子每平方厘米至3E13原子每平方厘米，In离子的注入能量为15KeV至35KeV，In离子的注入剂量为5E12原子每平方厘米至3E13原子每平方厘米，注入角度为15度至35度。


9.如权利要求5所述的半导体结构的形成方法，其特征在于，在所述第一离子掺杂处理后，在所述第二离子掺杂处理之前，还包括：去除所述凹槽底部的部分厚度衬底，所述凹槽底部的衬底去除量为第一厚度；在所述第二离子掺杂处理后，在所述凹槽内形成所述源漏掺杂区之前，还包括：去除所述凹槽底部的部分厚度衬底，所述凹槽底部的衬底去除量为第二厚度；
或者，
在所述第二离子掺杂处理后，在所述凹槽内形成源漏掺杂区之前，还包括：去除所述凹槽底部的部分厚度衬底，所述凹槽底部的衬底去除量为第三厚度。


10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述凹槽底部的部...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31