半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底以及凸出于衬底的多个分立鳍部；形成横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和部分侧壁；在栅极结构露出的衬底上形成层间介质层，层间介质层至少覆盖鳍部的部分侧壁；去除栅极结构两侧部分厚度的鳍部，剩余鳍部和层间介质层围成凹槽；在凹槽内形成源漏掺杂层。本发明专利技术在形成层间介质层之后形成凹槽，随后在凹槽内形成源漏掺杂层；在形成凹槽之前，通常会在栅极结构两侧的鳍部侧壁上形成掩膜层，通过在形成凹槽之前形成层间介质层的方式，使层间介质层对掩膜层起到支撑作用，从而降低掩膜层发生坍塌的概率，进而有利于提升器件性能。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着集成电路特征尺寸持续减小，短沟道效应(short-channeleffects，SCE)更容易发生。为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。载流子的迁移率是影响器件性能的主要因素之一，有效提高载流子迁移率成为了半导体制造工艺的重点之一。由于应力可以改变硅材料的能隙和载流子迁移率，因此通过形成应力层来提高MOSFET的性能成为越来越常用的手段。以PMOS晶体管为例，为了在沟道区域产生压应力，通常在PMOS晶体管的源极和漏极区域形成锗化硅材料的外延层，由于锗化硅比硅具有更大的晶格常数，从而在PMOS晶体管的沟道内产生压应力，进而提高空穴的迁移率。而对于NMOS晶体管而言，则在源极和漏极区域形成碳化硅材料的外延层，在NMOS晶体管的沟道内产生拉应力，以提高电子的迁移率。但是，在半导体结构中引入应力层后，所形成的器件仍有性能不佳的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提升器件性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸出于所述衬底的多个分立鳍部；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构露出的衬底上形成层间介质层，所述层间介质层至少覆盖所述鳍部的部分侧壁；去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽；在所述凹槽内形成源漏掺杂层。可选的，在所述栅极结构露出的衬底上形成层间介质层的步骤中，所述层间介质层覆盖所述鳍部，且还覆盖所述栅极结构的侧壁。可选的，在所述栅极结构露出的衬底上形成层间介质层之后，去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽之前，还包括：去除部分厚度的层间介质层，剩余层间介质层露出所述鳍部顶部。可选的，去除部分厚度的层间介质层后，所述剩余层间介质层顶部与所述鳍部顶部齐平，或者，所述剩余层间介质层顶部低于所述鳍部顶部。可选的，去除部分厚度的层间介质层后，所述剩余层间介质层顶部至所述鳍部顶部的距离小于或等于20nm。可选的，去除部分厚度的层间介质层后，所述剩余层间介质层顶部低于所述鳍部顶部；所述剩余层间介质层顶部至所述鳍部顶部的距离为5nm至20nm。可选的，去除部分厚度的层间介质层的步骤包括：采用SiCoNi刻蚀工艺或湿法刻蚀工艺，刻蚀去除部分厚度的所述层间介质层。可选的，去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽之后，在所述凹槽内形成源漏掺杂层之前，还包括：沿垂直于所述鳍部延伸的方向，对所述凹槽的侧壁进行刻蚀处理，所述刻蚀处理后的凹槽宽度大于所述刻蚀处理前的凹槽宽度。可选的，所述刻蚀处理的刻蚀量为1nm至3nm。可选的，所述刻蚀处理的工艺为干法刻蚀工艺或湿法刻蚀工艺。可选的，在所述凹槽内形成源漏掺杂层之前，还包括：对所述凹槽进行预清洗处理。可选的，在所述凹槽内形成源漏掺杂层的步骤包括：在所述凹槽内形成外延层，且在形成所述外延层的工艺过程中，原位自掺杂离子；或者，在所述凹槽内形成源漏掺杂层的步骤包括：在所述凹槽内形成外延层；形成所述外延层后，对所述外延层进行掺杂处理，向所述外延层内掺杂离子。可选的，形成横跨所述鳍部的栅极结构之前，还包括：在所述鳍部露出的衬底上形成隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构的顶部低于所述鳍部的顶部；去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽的步骤中，所述凹槽由所述剩余鳍部、所述隔离结构和所述层间介质层围成。相应的，本专利技术还提供一种半导体结构，包括：基底，包括衬底以及凸出于所述衬底的多个分立鳍部；横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；层间介质层，位于所述栅极结构露出的衬底上，所述层间介质层至少覆盖所述鳍部的部分侧壁；凹槽，位于所述栅极结构两侧的部分厚度鳍部内，所述凹槽由所述鳍部和所述层间介质层围成，所述凹槽用于形成源漏掺杂层。可选的，所述层间介质层顶部与所述鳍部顶部齐平，或者，所述层间介质层顶部低于所述鳍部顶部。可选的，所述层间介质层顶部至所述鳍部顶部的距离小于或等于20nm。可选的，所述层间介质层顶部低于所述鳍部顶部，所述层间介质层顶部至所述鳍部顶部的距离为5nm至20nm。可选的，沿垂直于所述鳍部延伸的方向，所述凹槽的宽度大于或等于所述鳍部的宽度。可选的，所述凹槽的宽度大于所述鳍部的宽度，所述凹槽宽度与所述鳍部宽度的差值为2nm至6nm。可选的，所述半导体结构还包括：隔离结构，位于所述鳍部露出的衬底上，所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构的顶部低于所述鳍部的顶部；所述凹槽由所述鳍部、所述隔离结构和所述层间介质层围成。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在衬底上形成层间介质层后，去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽，随后在所述凹槽内形成源漏掺杂层；在去除栅极结构两侧部分厚度的鳍部之前，通常会在栅极结构两侧的鳍部侧壁上形成掩膜层，因此通过在形成所述凹槽之前形成所述层间介质层的方式，在所述鳍部内形成所述凹槽后，所述层间介质层能够对所述掩膜层起到支撑作用，从而降低所述掩膜层发生坍塌的概率，进而有利于提升器件性能。附图说明图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；图5至图14是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。参考图1至图4，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1，图1是沿鳍部延伸方向的剖面示意图，提供基底(未标示)，所述基底包括衬底10以及凸出于所述衬底10的多个分立鳍部20；在所述鳍部20露出的衬底10上形成隔离结构11，所述隔离结构11覆盖所述鳍部20的部分侧壁，且所述隔离结构11的顶部低于所述鳍部20的顶部。继续参考图1，形成横跨所述鳍部20的栅极结构30，所述栅极结构30覆盖所述鳍部20的部分侧壁和部分顶部结合参考图2和图3，图2是基于图1沿垂直于鳍部延伸方向且在栅极结构一侧鳍部位置处的剖面示意图，图3是基于图2的剖面示意图，形成覆盖所述鳍部20顶部和侧壁的掩膜层40(如图本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，包括衬底以及凸出于所述衬底的多个分立鳍部；/n形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；/n在所述栅极结构露出的衬底上形成层间介质层，所述层间介质层至少覆盖所述鳍部的部分侧壁；/n去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽；/n在所述凹槽内形成源漏掺杂层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括衬底以及凸出于所述衬底的多个分立鳍部；
形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；
在所述栅极结构露出的衬底上形成层间介质层，所述层间介质层至少覆盖所述鳍部的部分侧壁；
去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽；
在所述凹槽内形成源漏掺杂层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构露出的衬底上形成层间介质层的步骤中，所述层间介质层覆盖所述鳍部，且还覆盖所述栅极结构的侧壁。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述栅极结构露出的衬底上形成层间介质层之后，去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽之前，还包括：去除部分厚度的层间介质层，剩余层间介质层露出所述鳍部顶部。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，去除部分厚度的层间介质层后，所述剩余层间介质层顶部与所述鳍部顶部齐平，或者，所述剩余层间介质层顶部低于所述鳍部顶部。


5.如权利要求3所述的半导体结构的形成方法，其特征在于，去除部分厚度的层间介质层后，所述剩余层间介质层顶部至所述鳍部顶部的距离小于或等于20nm。


6.如权利要求3所述的半导体结构的形成方法，其特征在于，去除部分厚度的层间介质层后，所述剩余层间介质层顶部低于所述鳍部顶部；所述剩余层间介质层顶部至所述鳍部顶部的距离为5nm至20nm。


7.如权利要求3所述的半导体结构的形成方法，其特征在于，去除部分厚度的层间介质层的步骤包括：采用SiCoNi刻蚀工艺或湿法刻蚀工艺，刻蚀去除部分厚度的所述层间介质层。


8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽之后，在所述凹槽内形成源漏掺杂层之前，还包括：沿垂直于所述鳍部延伸的方向，对所述凹槽的侧壁进行刻蚀处理，所述刻蚀处理后的凹槽宽度大于所述刻蚀处理前的凹槽宽度。


9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀处理的刻蚀量为1nm至3nm。


10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀处理的工艺为干法刻蚀工艺或湿法刻蚀工艺。


11.如权利要求1或8所述的半导体结构的形成方...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31