本发明专利技术公开了一种基于InAlAs材料的MOS器件制备方法，包括：(a)选取一定晶向的GaAs衬底；(b)利用MBE工艺在所述GaAs衬底上生长InAlAs外延层；(c)在所述InAlAs外延层上淀积高k氧化层；(d)在所述高k氧化层上依次淀积栅金属Ti/Pt/Au；(e)在所述GaAs衬底背面依次淀积欧姆接触金属Ni/Au/Ge/Ni/Au，以完成MOS器件的制作。本发明专利技术还公开了一种基于InAlAs材料的MOS器件器件结构，其自下而上依次包括：欧姆接触金属(1)、GaAs衬底(2)、InAlAs外延层(3)、高k氧化层(4)以及栅金属电极(5)。本发明专利技术提供的MOS器件制备方法可有效降低界面态密度，减少高k/InAlAs界面缺陷及栅极漏电流，提高器件的可靠性。
A MOS device based on InAlAs and its preparation method
【技术实现步骤摘要】
一种基于InAlAs材料的MOS器件及其制备方法
本专利技术属于微电子
，具体涉及一种基于InAlAs材料的MOS器件及其制备方法。
技术介绍
近年来，随着超高速、低功耗和低噪声集成电路及系统的快速发展，III-V族化合物半导体材料(如InGaAs)因具有高电子迁移率和低有效质量的特点，被广泛应用到金属氧化物半导体场效应晶体管(MOSFET)和高电子迁移率晶体管(HEMT)的沟道材料上。而InAlAs材料也因其与InGaAs材料晶格匹配，且禁带宽度较大，有利于限制二维电子气在沟道中运动，同时提高沟道电子迁移率的特性被用作MOSFET和HEMT器件结构的势垒层材料。在InGaAs沟道HEMT器件中，InAlAs作为接触层的肖特基栅会产生大的栅极漏电流，因此，通常在InAlAs和栅金属之间加入绝缘层栅氧化物来防止栅极漏电流的。传统的绝缘层栅氧化物一般采用SiO2材料，但随着特征工艺尺寸的不断缩小，技术节点在15nm以下的器件制造中栅介质层等效厚度EOT要求小于3nm，若采用传统介质材料SiO2，则会发生直接隧穿，导致栅极漏电流增大及氧化层击穿，降低了器件的可靠性。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种基于InAlAs材料的MOS器件及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现：一种基于InAlAs材料的MOS器件制备方法，包括：(a)选取一定晶向的GaAs衬底；(b)利用MBE工艺在所述GaAs衬底上生长InAlAs外延层；(c)在所述InAlAs外延层上淀积高k氧化层；(d)在所述高k氧化层上依次淀积栅金属Ti/Pt/Au；(e)在所述GaAs衬底背面依次淀积欧姆接触金属Ni/Au/Ge/Ni/Au，以完成MOS器件的制作。在本专利技术的一个实施例中，步骤(b)包括：(b1)将所述GaAs衬底放入MBE系统中，在As气氛中升温至650℃±5℃进行脱氧处理；(b2)继续升温至710℃±5℃并持续3分钟，以除去所述GaAs衬底的氧化物；(b3)降温至500℃±5℃，并在所述GaAs衬底上生长厚度为1500～2000nm的InAlAs外延层；其中，所述InAlAs材料掺杂Si，掺杂浓度为2×1017cm-3。在本专利技术的一个实施例中，所述InAlAs外延层生长过程中In：Al：As三种原子的束流比为15:5:2。在本专利技术的一个实施例中，步骤(b3)之后还包括：(b4)在所述InAlAs外延层上生长InAs层。在本专利技术的一个实施例中，在所述InAlAs外延层上生长InAs层包括：(b41)保持MBE系统温度为500℃±5℃；(b42)在所述InAlAs外延层上生长厚度为4～6nm的InAs层；其中，所述InAs层的掺杂浓度为(1～2)×1019cm-3；(b43)在As气氛中降温至常温，以完成整个InAs材料生长。在本专利技术的一个实施例中，步骤(c)包括：(c1)采用湿法刻蚀工艺去除所述InAs层；(c2)钝化所述InAlAs外延层；(c3)采用ALD工艺在所述InAlAs外延层上淀积高k氧化层；(c4)高温退火以完成高k氧化层的淀积。在本专利技术的一个实施例中，步骤(c1)包括：(c11)将衬底放入腐蚀液，腐蚀50秒，以去除所述InAs层；(c12)取出衬底，利用去离子水冲洗3～5min后，用N2吹干。在本专利技术的一个实施例中，步骤(d)包括：采用溅射工艺在所述高k氧化层上依次淀积金属Ti/Pt/Au。在本专利技术的一个实施例中，步骤(e)包括：采用电子束蒸发工艺在所述GaAs衬底背面依次淀积金属Ni/Au/Ge/Ni/Au，以完成MOS器件的制作。一种基于InAlAs材料的MOS器件，其结构自下而上依次包括：欧姆接触金属(1)、GaAs衬底(2)、InAlAs外延层(3)、高k氧化层(4)以及栅金属电极(5)。本专利技术的有益效果：1、本专利技术提供的基于InAlAs材料的MOS器件制备方法由于采用了高k介质层，可以极大地降低栅极漏电流；2、本专利技术提供的基于InAlAs材料的MOS器件制备方法在分子束外延系统下(MBE)生长InAlAs结构时可保持恒温，能够减少温度变化对器件的影响；3、本专利技术提供的基于InAlAs材料的MOS器件制备方法在InAlAs外延层上生长InAs层，可以防止InAlAs外延材料氧化，进一步提高器件性能；4、本专利技术提供的基于InAlAs材料的MOS器件制备方法在进行高k氧化层淀积之前进行钝化处理，在去除氧化物的同时，有效降低了界面态密度。以下将结合附图及实施例对本专利技术做进一步详细说明。附图说明图1是本专利技术实施例提供的基于InAlAs材料的MOS器件制备方法流程图；图2是本专利技术实施例提供的InAlAs外延材料结构图；图3是本专利技术实施例提供的腐蚀InAs层后InAlAs表面的AFM图；图4是本专利技术实施例提供的两种高k材料的栅极漏电流测试曲线图；图5是本专利技术实施例提供的基于InAlAs材料的MOS器件结构示意图；图6是本专利技术实施例提供的另一种InAlAs材料的MOS器件制备方法流程图；图7a～7g是本专利技术实施例提供的基于InAlAs材料的MOS电容制备方法示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。在附图中，为了方便描述，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。实施例一请参见图1，图1是本专利技术实施例提供的一种基于InAlAs材料的MOS器件制备方法流程图，包括：(a)选取一定晶向的GaAs衬底；在本实施例中，选取GaAs材料作为衬底的原因在于，GaAs材料电子迁移率高、介电常数小，电子有效质量小，能带结构特殊，且GaAs衬底材料不易破碎，有利于后期的工艺制作。优选的，本实施例选取晶向为<100>，厚度为150～450nm的GaAs材料作为衬底。(b)利用MBE工艺在所述GaAs衬底上生长InAlAs外延层；在本实施例中，采用分子束外延工艺(MBE)来生长InAlAs外延层，而MBE系统在生长过程中可保持恒温，能够减少温度变化对器件的影响。具体的，步骤(b)包括：(b1)将所述GaAs衬底放入MBE系统中，在As气氛中升温至650℃±5℃进行脱氧处理；(b2)继续升温至710℃±5℃并持续3分钟，以除去所述GaAs衬底的氧化物；(b3)降温至500℃±5℃，并在所述GaAs衬底上生长厚度为1500～2000nm的InAlAs外延层；其中，所述InAlAs材料掺杂Si，掺杂浓度为2×1017cm-3。在本实施例中，选取In0.5Al0.5As作本文档来自技高网...
【技术保护点】
1.一种基于InAlAs材料的MOS器件制备方法，其特征在于，包括：/n(a)选取一定晶向的GaAs衬底；/n(b)利用MBE工艺在所述GaAs衬底上生长InAlAs外延层；/n(c)在所述InAlAs外延层上淀积高k氧化层；/n(d)在所述高k氧化层上依次淀积金属Ti/Pt/Au；/n(e)在所述GaAs衬底背面依次淀积欧姆接触金属Ni/Au/Ge/Ni/Au，以完成MOS器件的制作。/n
【技术特征摘要】
1.一种基于InAlAs材料的MOS器件制备方法，其特征在于，包括：
(a)选取一定晶向的GaAs衬底；
(b)利用MBE工艺在所述GaAs衬底上生长InAlAs外延层；
(c)在所述InAlAs外延层上淀积高k氧化层；
(d)在所述高k氧化层上依次淀积金属Ti/Pt/Au；
(e)在所述GaAs衬底背面依次淀积欧姆接触金属Ni/Au/Ge/Ni/Au，以完成MOS器件的制作。
2.根据权利要求1所述的方法，其特征在于，步骤(b)包括：
(b1)将所述GaAs衬底放入MBE系统中，在As气氛中升温至650℃±5℃进行脱氧处理；
(b2)继续升温至710℃±5℃并持续3分钟，以除去所述GaAs衬底的氧化物；
(b3)降温至500℃±5℃，并在所述GaAs衬底上生长厚度为1500～2000nm的InAlAs外延层；其中，所述InAlAs材料掺杂Si，掺杂浓度为2×1017cm-3。
3.根据权利要求2所述的方法，其特征在于，所述InAlAs外延层生长过程中In：Al：As三种原子的束流比为15:5:2。
4.根据权利要求1所述的方法，其特征在于，步骤(b3)之后还包括：
(b4)在所述InAlAs外延层上生长InAs层。
5.根据权利要求4所述的方法，其特征在于，在所述InAlAs外延层上生长InAs层包括：
(b41)保持MBE系统温度为50...
【专利技术属性】
技术研发人员：武利翻，程维维，徐丽琴，
申请(专利权)人：西安邮电大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。