能改善反向恢复特性的屏蔽栅MOS结构及其制作方法技术

本发明专利技术涉及一种能改善反向恢复特性的屏蔽栅MOS结构及其制作方法，它包括第一导电类型重掺杂衬底、第一导电类型外延层、第二导电类型上体区、第一导电类型源极区、绝缘介质层、源极金属层、源极接触孔、源极接触金属、第二导电类型下体区、栅氧化层、栅极导电多晶硅与屏蔽栅。本发明专利技术通过在屏蔽栅两侧设置阶梯形氧化层和沟槽底层注入第二导电类型体区，可降低电场峰值分布，进而提高器件耐压；与传统屏蔽栅器件结构相比，本发明专利技术的器件具有更低的导通电阻、更低的输入和输出寄生电容值、更低的反向恢复电流峰值和恢复软度特性；本发明专利技术的器件可减小芯片面积，降低芯片成本。

MOS structure and fabrication method of shielding gate which can improve reverse recovery characteristics

【技术实现步骤摘要】
能改善反向恢复特性的屏蔽栅MOS结构及其制作方法
本专利技术涉及一种能改善反向恢复特性的屏蔽栅MOS结构及其制作方法，本专利技术属于MOS

技术介绍
沟槽技术MOS（即金属-氧化物半导体场效应晶体管）器件越来越广泛的应用在大电流直流对直流电源转换，或是同步整流的电路，例如绿色电源、电动汽车与电池管理等领域。但是沟槽MOS器件在追求微小化的同时，也面临了导通电阻和栅极电荷同时增加带来的能效问题。
技术实现思路
本专利技术的目的之一是克服现有技术中存在的不足，提供一种能提高器件耐压、能改善反向恢复特性、具有更低的导通电阻、输入和输出寄生电容值、反向恢复电流峰值和恢复软度特性的屏蔽栅MOS结构。本专利技术的另一目的是提供一种能改善反向恢复特性的屏蔽栅MOS结构的制作方法。按照本专利技术提供的技术方案，所述能改善反向恢复特性的阶梯型氧化层的屏蔽栅MOS结构，它包括元胞区和终端保护区，元胞区位于器件的中心区，元胞区由若干个MOS器件单元体并联而成；所述MOS器件单元体包括半导体基板，且半导体基板包括第一导电类型重掺杂衬底及固定于第一导电类型重掺杂衬底的上表面上的第一导电类型外延层，在第一导电类型外延层的上表面设有第二导电类型上体区，在第二导电类型上体区的上表面设有第一导电类型源极区，在第一导电类型源极区的上表面设有绝缘介质层，在绝缘介质层的上表面设有源极金属层，在绝缘介质层与第一导电类型源极区的外侧设有设有源极接触孔，在源极接触孔内填满源极接触金属，源极接触金属的上端与源极金属层相接，源极接触金属的下端与第二导电类型上体区相接；从第一导电类型源极区的上表面向下开设有栅氧化层沟槽，且在从上往下的方向上，栅氧化层沟槽依次穿过第一导电类型源极区、第二导电类型上体区、第一导电类型外延层与第二导电类型下体区，栅氧化层沟槽的下端位于第二导电类型下体区内，在栅氧化层沟槽内填满栅氧化层，在栅氧化层的下端外部设有球型的第二导电类型下体区，第二导电类型下体区包围所述的栅氧化层；从所述栅氧化层的上表面向下开设有栅极导电多晶硅凹槽，在栅极导电多晶硅凹槽内填满栅极导电多晶硅，在栅极导电多晶硅下方的栅氧化层内设有呈阶梯型的屏蔽栅腔体，且在从上往下的方向上，屏蔽栅腔体的内径呈逐级缩小设置，在屏蔽栅腔体内填满屏蔽栅。进一步地，所述屏蔽栅腔体中每个阶梯的高度为1~3um。进一步地，所述栅极导电多晶硅与屏蔽栅之间的栅氧化层的厚度为1000A~5000A。进一步地，所述栅氧化层沟槽的深度为4~10um。进一步地，所述第一导电类型重掺杂衬底、第一导电类型外延层与第一导电类型源极区为N型时，第二导电类型下体区与第二导电类型上体区为P型。进一步地，所述第一导电类型重掺杂衬底、第一导电类型外延层与第一导电类型源极区为P型时，第二导电类型下体区与第二导电类型上体区为N型。一种能改善反向恢复特性的屏蔽栅MOS结构的制作方法包括以下步骤：步骤一.提供第一导电类型重掺杂衬底，在第一导电类型重掺杂衬底的上表面生长第一导电类型外延层；步骤二.通过图形化光刻板的遮挡，从第一导电类型外延层的上表面向下刻蚀，形成栅氧化层沟槽；步骤三.采用离子注入方式注入第二导电类型，经过推阱后在栅氧化层沟槽底部形成球型的第二导电类型下体区并且第二导电类型下体区包围栅氧化层沟槽；步骤四.采用热氧化或HDP工艺，在栅氧化层沟槽中生长氧化材料，氧化材料填满栅氧化层沟槽，形成栅氧化层；步骤五.通过图形化光刻板的遮挡，对栅氧化层进行刻蚀，在栅氧化层内形成阶梯型的屏蔽栅腔体；步骤六.在第一导电类型外延层的上表面和屏蔽栅腔体中淀积多晶硅，并对多晶硅进行回刻，只保留阶梯型沟槽中的多晶硅，形成屏蔽栅；步骤七.采用湿法刻蚀工艺，对屏蔽栅上方两侧的栅氧化层进行刻蚀，控制刻蚀的深度，去除屏蔽栅上方的栅氧化层；步骤八.采用热氧化工艺，在屏蔽栅上方的刻蚀腔内重新生长出栅氧化层，栅氧化层填满刻蚀腔；步骤九.通过图形化光刻板的遮挡，对屏蔽栅上方的栅氧化层进行刻蚀，形成栅极导电多晶硅凹槽；步骤十.在栅极导电多晶硅凹槽内淀积多晶硅，多晶硅填满栅极导电多晶硅凹槽，形成栅极导电多晶硅；步骤十一.在图形化光刻板的遮挡下，在栅氧化层外侧的第一导电类型外延层的上表面注入第二导电类型杂质，形成第二导电类型上体区；在图形化光刻板的遮挡下，在第二导电类型上体区的上表面注入第一导电类型杂质，推阱后形成第一导电类型源极区，然后对第一导电类型源极区进行刻蚀，形成源极接触孔；步骤十二.在第一导电类型源极区的上表面、栅氧化层的上表面和栅极导电多晶硅的上表面淀积出绝缘介质层，在绝缘介质层的上表面和源极接触孔内填充金属，并对金属进行干法刻蚀，形成源极金属层和源极接触金属。进一步地，所述步骤四中，在第一导电类型外延层的上表面和栅氧化层沟槽中均生长出栅氧化层，再通过湿法腐蚀去除第一导电类型外延层的上表面上的栅氧化层，只保留栅氧化层沟槽中的栅氧化层。进一步地，所述步骤八中，在第一导电类型外延层的上表面和屏蔽栅上方的刻蚀腔内重新生长出栅氧化层。进一步地，所述步骤十中，先在第一导电类型外延层的上表面上的栅氧化层和栅极导电多晶硅凹槽内淀积多晶硅，然后对第一导电类型外延层的上表面上的栅氧化层上的多晶硅和氧化层进行刻蚀，使第一导电类型外延层的上表面裸露出来。本专利技术具有以下优点：1、本专利技术通过在屏蔽栅两侧设置阶梯形氧化层和沟槽底层注入第二导电类型体区，可降低电场峰值分布，进而提高器件耐压；2、与传统屏蔽栅器件结构相比，本专利技术的器件具有更低的导通电阻；3、与传统屏蔽栅器件结构相比，本专利技术的器件具有更低的输入和输出寄生电容值；4、与传统屏蔽栅器件结构相比，本专利技术的器件具有更低的反向恢复电流峰值和恢复软度特性；5、与传统屏蔽栅器件相比，本专利技术的器件可减小芯片面积，降低芯片成本。附图说明图1是本专利技术步骤一的结构图。图2是本专利技术步骤二的结构图。图3是本专利技术步骤三的结构图。图4是本专利技术步骤四的结构图。图5是本专利技术步骤五的结构图。图6是本专利技术步骤六的结构图。图7是本专利技术步骤七的结构图。图8是本专利技术步骤八的结构图。图9是本专利技术步骤九的结构图。图10是本专利技术步骤十的结构图。图11是本专利技术步骤十一的结构图。图12是本专利技术步骤十二的结构图。图13为传统的屏蔽栅MOS单元体的剖面结构示意图。图14为现有技术的阶梯型屏蔽栅MOS单元体剖面结构示意图。具体实施方式下面结合具体实施例对本专利技术作进一步说明。本专利技术能改善反向恢复特性的阶梯型氧化层的屏蔽栅MOS结构，它包括元胞区和终端保护区，元胞区位于器件的中心区，元胞区由若干个MOS器件单元体并联而成；所述MOS器件单元体包括半导体基板，且半导体基板包括第一导电类型重掺杂衬底本文档来自技高网...

【技术保护点】
1.一种能改善反向恢复特性的屏蔽栅MOS结构，它包括元胞区和终端保护区，元胞区位于器件的中心区，元胞区由若干个MOS器件单元体并联而成；其特征是：/n所述MOS器件单元体包括半导体基板，且半导体基板包括第一导电类型重掺杂衬底（1）及固定于第一导电类型重掺杂衬底（1）的上表面上的第一导电类型外延层（2），在第一导电类型外延层（2）的上表面设有第二导电类型上体区（13），在第二导电类型上体区（13）的上表面设有第一导电类型源极区（14），在第一导电类型源极区（14）的上表面设有绝缘介质层（15），在绝缘介质层（15）的上表面设有源极金属层（17），在绝缘介质层（15）与第一导电类型源极区（14）的外侧设有设有源极接触孔（11），在源极接触孔（11）内填满源极接触金属（16），源极接触金属（16）的上端与源极金属层（17）相接，源极接触金属（16）的下端与第二导电类型上体区（13）相接；/n从第一导电类型源极区（14）的上表面向下开设有栅氧化层沟槽（3），且在从上往下的方向上，栅氧化层沟槽（3）依次穿过第一导电类型源极区（14）、第二导电类型上体区（13）、第一导电类型外延层（2）与第二导电类型下体区（4），栅氧化层沟槽（3）的下端位于第二导电类型下体区（4）内，在栅氧化层沟槽（3）内填满栅氧化层（5），在栅氧化层（5）的下端外部设有球型的第二导电类型下体区（4），第二导电类型下体区（4）包围所述的栅氧化层（5）；/n从所述栅氧化层（5）的上表面向下开设有栅极导电多晶硅凹槽（10），在栅极导电多晶硅凹槽（10）内填满栅极导电多晶硅（12），在栅极导电多晶硅（12）下方的栅氧化层（5）内设有呈阶梯型的屏蔽栅腔体（6），且在从上往下的方向上，屏蔽栅腔体（6）的内径呈逐级缩小设置，在屏蔽栅腔体（6）内填满屏蔽栅（9）。/n...

【技术特征摘要】
1.一种能改善反向恢复特性的屏蔽栅MOS结构，它包括元胞区和终端保护区，元胞区位于器件的中心区，元胞区由若干个MOS器件单元体并联而成；其特征是：
所述MOS器件单元体包括半导体基板，且半导体基板包括第一导电类型重掺杂衬底（1）及固定于第一导电类型重掺杂衬底（1）的上表面上的第一导电类型外延层（2），在第一导电类型外延层（2）的上表面设有第二导电类型上体区（13），在第二导电类型上体区（13）的上表面设有第一导电类型源极区（14），在第一导电类型源极区（14）的上表面设有绝缘介质层（15），在绝缘介质层（15）的上表面设有源极金属层（17），在绝缘介质层（15）与第一导电类型源极区（14）的外侧设有设有源极接触孔（11），在源极接触孔（11）内填满源极接触金属（16），源极接触金属（16）的上端与源极金属层（17）相接，源极接触金属（16）的下端与第二导电类型上体区（13）相接；
从第一导电类型源极区（14）的上表面向下开设有栅氧化层沟槽（3），且在从上往下的方向上，栅氧化层沟槽（3）依次穿过第一导电类型源极区（14）、第二导电类型上体区（13）、第一导电类型外延层（2）与第二导电类型下体区（4），栅氧化层沟槽（3）的下端位于第二导电类型下体区（4）内，在栅氧化层沟槽（3）内填满栅氧化层（5），在栅氧化层（5）的下端外部设有球型的第二导电类型下体区（4），第二导电类型下体区（4）包围所述的栅氧化层（5）；
从所述栅氧化层（5）的上表面向下开设有栅极导电多晶硅凹槽（10），在栅极导电多晶硅凹槽（10）内填满栅极导电多晶硅（12），在栅极导电多晶硅（12）下方的栅氧化层（5）内设有呈阶梯型的屏蔽栅腔体（6），且在从上往下的方向上，屏蔽栅腔体（6）的内径呈逐级缩小设置，在屏蔽栅腔体（6）内填满屏蔽栅（9）。


2.如权利要求1所述的能改善反向恢复特性的屏蔽栅MOS结构，其特征是：所述屏蔽栅腔体（6）中每个阶梯的高度为1~3um。


3.如权利要求1所述的能改善反向恢复特性的屏蔽栅MOS结构，其特征是：所述栅极导电多晶硅（12）与屏蔽栅（9）之间的栅氧化层（5）的厚度为1000A~5000A。


4.如权利要求1所述的能改善反向恢复特性的屏蔽栅MOS结构，其特征是：所述栅氧化层沟槽（3）的深度为4~10um。


5.如权利要求1所述的能改善反向恢复特性的屏蔽栅MOS结构，其特征是：所述第一导电类型重掺杂衬底（1）、第一导电类型外延层（2）与第一导电类型源极区（14）为N型时，第二导电类型下体区（4）与第二导电类型上体区（13）为P型。


6.如权利要求1所述的能改善反向恢复特性的屏蔽栅MOS结构，其特征是：所述第一导电类型重掺杂衬底（1）、第一导电类型外延层（2）与第一导电类型源极区（14）为P型时，第二导电类型下体区（4）与第二导电类型上体区（13）为N型。


7.一种能改善反向恢复特性的屏蔽栅MOS结构的制作方法包括以下步骤：
步骤一.提供第一导电类型重掺杂衬底（1），在第一导电类型...

【专利技术属性】
技术研发人员：吴宗宪，陈彦豪，
申请(专利权)人：苏州凤凰芯电子科技有限公司，
类型：发明
国别省市：江苏;32