突波保护电路制造技术

本发明专利技术公开一种突波保护电路，包含有一电源输入端，一第一晶体管、一非门、一与门、一第一电位转换器、一基极控制单元及一电源输出端；本发明专利技术通过该非门及该与门构成的逻辑电路控制该基极控制单元，在没有突波电压时，该第一晶体管的基极电连接至该第一晶体管的漏极形成一顺向偏压的二极管，以将该电源输入端接收的电源电压直接传导至该电源输出端，或在有突波电压时，将该第一晶体管的基极电连接至该第一晶体管的源极形成一反向偏压的二极管，令该第一晶体管不导通避免突波电压传导至该电源输出端，即可保护该电源输出端电连接的内部电路不会被突波电压损毁。

【技术实现步骤摘要】

本专利技术涉及一种保护电路，尤其涉及一种突波保护电路。
技术介绍
现有的移动式电子装置内部的集成电路(IC)大都是以低电压作为电源供应，如5伏特(V)或是3.3伏特(V)的电压。当该移动式电子装置的电力耗尽时，为求方便，制造商皆是针对现有的市电电源设计，让使用者可直接以该移动式电子装置的一充电器电连接至一市电插座获取电能，并由该充电器将该市电电源供应的110V电压转换成5V电压，再以该5V电压充电该移动式电子装置。而当该移动式电子装置的充电器电连接该市电电源的瞬间，会有突波电压的产生，也就是说，瞬间会有大约20V的高压产生，而该突波电压若进入该移动式电子装置内部的集成电路中，会造成该集成电路损毁，因此，若无法有效的将该突波电压排除，当该移动式电子装置充电时，会有很高的损坏风险。现有技术是在该移动式电子装置内部的集成电路中使用耐高压的金属氧化物半导体场效晶体管(MOSFET)承受该突波电压，并使用一个齐纳二极管(ZenerDiode)排除该突波电压。但耐高压的MOSFET相较于低压的MOSFET需要较多的布局面积，因此当该集成电路内的MOSFET均使用该耐高压的MOSFET，会大量增加电路设计的整体面积，使得该集成电路的面积增加，进而影响其他电路的布局。使用该齐纳二极管来排除该突波电压则会增加该集成电路的成本。故现有技术排除该突波电压的方式仍需要做进一步的改良。
技术实现思路
有鉴于现有技术排除该突波电压的方式会造成集成电路的整体面积增加，且使用齐纳二极管会造成成本的上升，本专利技术的目的在于提供一种突波保护电路，进一步缩小该集成电路的整体面积，且不需使用该齐纳二极管以进一步节省成本。为达到上述目的，本专利技术的突波保护电路包含有：一电源输入端，接收一电源；一第一晶体管，具有一漏极、一源极、一栅极及一基极，该漏极电连接至该电源输入端；其中该第一晶体管为一N型金属氧化物半导体场效晶体管(NMOS)；一非门，具有一非门输入端及一非门输出端，该非门输入端作为一突波检测信号输入端，接收一突波检测信号；一与门，具有一第一输入端、一第二输入端及一与门输出端，该第一输入端作为一致能端，接收一致能信号，该第二输入端电连接至该非门输出端；一第一电位转换器，具有一高电位输入端、一低电位输入端、一控制端及一输出端，该高电位输入端电连接至该电源输入端，该低电位输入端电连接至该第一晶体管的源极，该控制端电连接至该与门输出端，该输出端电连接至该第一晶体管的栅极；其中当该控制端的电位为一高准位时，控制该高电位输入端电连接至该输出端，当该控制端的电位为一低准位时，控制该低电位输入端电连接至该输出端；一基极控制单元，电连接至该第一晶体管的基极、漏极、源极以及该与门输出端；其中当该与门输出端的电位为一高准位时，控制该基极电连接至该漏极，当该与门输出端的电位为一低准位时，控制该基极电连接至该源极；及一电源输出端，电连接至该第一晶体管的源极。本专利技术以该致能端接收的致能信号以及该突波检测信号输入端接收的突波检测信号作为判断依据，同时控制该第一晶体管的栅极电位与该基极是电连接至该漏极或该源极，以进一步控制该第一晶体管漏极与源极之间的导通与否。当有突波电压产生时，该第一晶体管的栅极电连接至源极而不导通，当没有突波电压产生时，该第一晶体管的栅极电连接至漏极而导通，且当没有突波电压产生时，该第一晶体管的基极电连接至漏极以形成一顺向偏压的二极管，进而使该第一晶体管能导通更多得电流。而该电源输出端进一步电连接至一电子装置的内部电路，当该电子装置充电时，是通过该电源输入端接收该电源的电力，并经过本专利技术的突波保护电路后，将该电源的电力传送至该电源输出端。如此一来，通过本专利技术的设置，能阻止该突波电压传送至该电源输出端，因此，即可确保该电子装置的内部电路不会承受到该突波电压，而在该内部电路中皆使用低电压的电子组件，以缩小电路设计的整体面积，且本专利技术无需设置一齐纳二极管，能一并节省制作成本。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1是本专利技术第一较佳实施例的电路图；图2是本专利技术第二较佳实施例的电路图；图3是本专利技术基极控制单元较佳实施例的电路图。具体实施方式以下配合附图及本专利技术的较佳实施例，进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段。请参阅图1所示，本专利技术是一突波保护电路10，该突波保护电路10的第一较佳实施例包含有一电源输入端I/P1、一第一晶体管MN1、一非门11、一与门12、一第一电位转换器13、一基极控制单元14及一电源输出端O/P1。该电源输入端I/P1接收一电源(图未示)。该第一晶体管MN1具有一漏极(drain)、一源极(source)、一栅极(gate)及一基极(body)，该漏极电连接至该电源输入端I/P1，该源极电连接至该电源输出端O/P1。在本较佳实施例中，该第一晶体管MN1为一N型金属氧化物半导体场效晶体管(NMOS)。该非门11具有一非门输入端及一非门输出端，该非门输入端作为一突波检测信号输入端I/P3，接收一突波检测信号。该与门12具有一第一输入端、一第二输入端及一与门输出端，该第一输入端作为一致能端I/P2，以接收一致能信号，该第二输入端电连接至该非门输出端。该第一电位转换器13具有一高电位输入端(HIN)、一低电位输入端(LIN)、一控制端(CON)及一输出端(OUT)。该高电位输入端电连接至该电源输入端I/P1，该低电位输入端电连接至该第一晶体管MN1的源极，该控制端电连接至该与门输出端，该输出端电连接至该第一晶体管MN1的栅极。当该控制端的电位为一高准位时，该第一电位转换器13控制该高电位输入端电连接至该输出端。当该控制端的电位为一低准位时，该第一电位转换器13控制该低电位输入端电连接至该输出端。该基极控制单元14电连接至该第一晶体管MN1的基极、漏极、源极以及该与门12的与门输出端。当该与门输出端的电位为一高准位时，该基极控制单元14控制该基极电连接至该漏极。当该与门输出端的电位为一低准位时，该基极控制单元14控制该基极电连接至该源极。该致能信号以及该突波检测信号是由外部电路(图未示)的一控制器(图未示)产生，该控制器检测该电源输入端I/P1接收的电源的电压是否超过一启动电压或一保护电压，而该保护电压大于该启动电压。当该电源电压未达该启动电压时，代表本专利技术突波保护电路10尚未启动，因此，该致能信号以及该突波检测信号均为一低电压准位，经过该非门11与该与门12的逻辑电路，由该与门输出端输出低电位至该第一电位转换器13与该基极控制单元14。故该第一电位转换器13控制该低电位输入端电连接至该输出端，使得该第一晶体管MN1的栅极电连接至源极，且该基极控制单元14控制该基极电连接至该源极。此时，根据NMOS原理，NMOS的漏极为N型半导体，基极为P型半导体，源极为N型半导体，当该基极电连接至该源极时，该第一晶体管MN1即形成一二极管，但该第一晶体管MN1导通时的电流流向是由该漏极流向该源极，因此，视同对该第一晶体管MN1形成的二极管施以一反向偏压，且由于该栅极是电连接至该源极，使得该第一晶体管的栅极-源极电压VGS为0，故该第一晶体管MN1不导通本文档来自技高网...

【技术保护点】
一种突波保护电路，其特征在于，包含有，一电源输入端，接收一电源；一第一晶体管，为一N型金属氧化物半导体场效晶体管，具有一漏极、一源极、一栅极及一基极，该漏极电连接至该电源输入端；一非门，具有一非门输入端及一非门输出端，该非门输入端作为一突波检测信号输入端，接收一突波检测信号；一与门，具有一第一输入端、一第二输入端及一与门输出端，该第一输入端作为一致能端，接收一致能信号，该第二输入端电连接至该非门输出端；一第一电位转换器，具有一高电位输入端、一低电位输入端、一控制端及一输出端，该高电位输入端电连接至该电源输入端，该低电位输入端电连接至该第一晶体管的源极，该控制端电连接至该与门输出端，该输出端电连接至该第一晶体管的栅极；其中当该控制端的电位为一高准位时，控制该高电位输入端电连接至该输出端，当该控制端的电位为一低准位时，控制该低电位输入端电连接至该输出端；一基极控制单元，电连接至该第一晶体管的基极、漏极、源极以及该与门的与门输出端；其中当该与门输出端的电位为一高准位时，控制该基极电连接至该漏极，当该与门输出端的电位为一低准位时，控制该基极电连接至该源极；及一电源输出端，电连接至该第一晶体管的源极。...

【技术特征摘要】
2015.08.07 TW 1041257631.一种突波保护电路，其特征在于，包含有，一电源输入端，接收一电源；一第一晶体管，为一N型金属氧化物半导体场效晶体管，具有一漏极、一源极、一栅极及一基极，该漏极电连接至该电源输入端；一非门，具有一非门输入端及一非门输出端，该非门输入端作为一突波检测信号输入端，接收一突波检测信号；一与门，具有一第一输入端、一第二输入端及一与门输出端，该第一输入端作为一致能端，接收一致能信号，该第二输入端电连接至该非门输出端；一第一电位转换器，具有一高电位输入端、一低电位输入端、一控制端及一输出端，该高电位输入端电连接至该电源输入端，该低电位输入端电连接至该第一晶体管的源极，该控制端电连接至该与门输出端，该输出端电连接至该第一晶体管的栅极；其中当该控制端的电位为一高准位时，控制该高电位输入端电连接至该输出端，当该控制端的电位为一低准位时，控制该低电位输入端电连接至该输出端；一基极控制单元，电连接至该第一晶体管的基极、漏极、源极以及该与门的与门输出端；其中当该与门输出端的电位为一高准位时，控制该基极电连接至该漏极，当该与门输出端的电位为一低准位时，控制该基极电连接至该源极；及一电源输出端，电连接至该第一晶体管的源极。2.根据权利要求1所述的突波保护电路，其特征在于，进一步包含有：一电荷泵，电连接于该电源输入端与该第一电位转换器的高电位输入端之间，且具有一升压输入端及一升压输出端；其中该升压输入端电连接至该电源输入端，该升压输出端电连接至该第一电位转换器的高电位输入端。3.根据权利要求1或2所述的的突波保护电路，其特征在于，进一步包含有：一第二晶体管，为一N型金属氧化物半导体场效晶体管，且电连接于该该第一晶体管的源极与该该电源输出端之间，具有一漏极、一源极、一栅极及一基极，该第二晶体管的漏极电连接至该第一晶体管的源极，该第二晶体管的源极电连接至该电源输出端，该第二晶体管的基极电连接至该第二晶体管的源极一第二电位转换器，具有一高电...

【专利技术属性】
技术研发人员：王士荣，向贵晟，毕文嘉，
申请(专利权)人：台湾类比科技股份有限公司，
类型：发明
国别省市：中国台湾;71