半导体结构和形成半导体结构的方法技术

提供了集成电路封装件及其形成方法。方法包括形成第一管芯结构。第一管芯结构包括接合至载体的管芯堆叠件和堆叠的伪结构。形成第二管芯结构。第二管芯结构包括第一集成电路管芯。通过将管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯，将第一管芯结构接合至第二管芯结构。管芯堆叠件的最顶集成电路管芯是管芯堆叠件距离载体最远的集成电路管芯。对第一管芯结构实施分割工艺以形成多个单独的管芯结构。分割工艺将堆叠的伪结构分割成多个单独的堆叠的伪结构。本发明专利技术还涉及半导体结构和形成半导体结构的方法。

【技术实现步骤摘要】
半导体结构和形成半导体结构的方法
本专利技术的实施例涉及半导体结构和形成半导体结构的方法。
技术介绍
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过以下步骤来制造半导体器件：在半导体衬底上方相继沉积绝缘或介电层、导电层和半导体材料层；以及使用光刻来图案化该多个材料层，以在该多个材料层上形成电路组件和元件。通常在单个半导体晶圆上制造数十或数百集成电路。通过沿着划割线锯切集成电路来切割单独的管芯。然后，将单个的管芯单独封装在多芯片模块中，或封装在其它类型的封装件中。由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业已经历了快速的发展。在很大程度上，集成密度的这种提高源自于最小部件尺寸的不断减小(例如，将半导体工艺节点减小至亚20nm节点)，这允许在给定区域内集成更多的组件。由于对小型化的需求，近来已经发展了更高速度和更大带宽以及更低功耗和延迟，所以已经产生一种更小且更富创造性的半导体管芯封装技术的需要。随着半导体技术的进一步发展，已经出现了堆叠的半导体器件(例如，三维集成电路(3DIC))作为有效替代以进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，在不同半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或更多的半导体晶圆可以安装或堆叠在彼此的顶部上以进一步降低半导体器件的形状因数。叠层封装(POP)器件是一种类型的3DIC，其中，封装管芯并且然后将管芯与另一封装的一个管芯或多个管芯封装在一起。叠层封装(POP)器件是另一种类型的3DIC，其中，封装管芯并且然后将管芯与另一管芯或多个管芯封装在一起。
技术实现思路
本专利技术的实施例提供了一种形成半导体结构的方法，包括：形成第一管芯结构，所述第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；通过将所述第一管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述第一管芯堆叠件的所述最顶集成电路管芯是所述第一管芯堆叠件距离所述载体最远的集成电路管芯；以及对所述第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述堆叠的伪结构分割成多个单独的堆叠的伪结构。本专利技术的另一实施例提供了一种形成半导体结构的方法，包括：形成第一管芯结构，所述第一管芯结构包括接合至载体的管芯堆叠件；形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；通过将所述管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述管芯堆叠件的所述最顶集成电路管芯是所述管芯堆叠件距离所述载体最远的集成电路管芯；将第一伪结构接合至邻近所述第一管芯结构的所述第二管芯结构；将所述第一管芯结构密封在第一密封剂中；以及对所述第二管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述第一伪结构分割成多个单独的伪结构。本专利技术的又一实施例提供了一种半导体结构，包括：管芯堆叠件，接合至基底结构，所述管芯堆叠件包括第一集成电路管芯，所述第一集成电路管芯是所述管芯堆叠件距离所述基底结构最远的集成电路管芯；管芯结构，接合至所述管芯堆叠件，所述管芯结构包括第二集成电路管芯，所述第一集成电路管芯的第一侧与所述第二集成电路管芯的第二侧物理接触；散热结构，接合至邻近所述管芯堆叠件的所述管芯结构，所述散热结构的侧壁与所述管芯结构的侧壁共面；以及密封剂，沿着所述管芯堆叠件的侧壁延伸。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A和图1B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图2A和图2B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图3A和图3B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图4A和图4B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图5A和图5B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图6A和图6B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图7A和图7B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图8A和图8B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图9A和图9B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图10A和图10B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图11A和图11B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图12A和图12B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图13A和图13B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图14A和图14B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图15A和图15B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图16A和图16B示出了根据一些实施例的集成电路封装件的顶视图和截面图。图17A至图17C示出了根据一些实施例的集成电路管芯的制造期间的各个工艺步骤的截面图。图18A和图18B示出了根据一些实施例的集成电路管芯的制造期间的各个工艺步骤的截面图。图19A至图19G示出了根据一些实施例的集成电路管芯结构的制造期间的各个工艺步骤的截面图。图20A和图20B示出了根据一些实施例的集成电路管芯结构的制造期间的各个工艺步骤的截面图。图21A至图21H示出了根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的顶视图和截面图。图22A至图22D示出了根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的截面图。图23A至图23F示出了根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的顶视图和截面图。图24A至图24C示出了根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的截面图。图25是示出根据一些实施例的形成集成电路封装件的方法的流程图。图26是示出根据一些实施例的形成集成电路封装件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在本文档来自技高网...

【技术保护点】
1.一种形成半导体结构的方法，包括：/n形成第一管芯结构，所述第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；/n形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；/n通过将所述第一管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述第一管芯堆叠件的所述最顶集成电路管芯是所述第一管芯堆叠件距离所述载体最远的集成电路管芯；以及/n对所述第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述堆叠的伪结构分割成多个单独的堆叠的伪结构。/n

【技术特征摘要】
20180615 US 16/009,6091.一种形成半导体结构的方法，包括：
形成第一管芯结构，所述第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；
形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；
通过将所述第一管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述第一管芯堆叠件的所述最顶集成电路管芯是所述第一管芯堆叠件距离所述载体最远的集成电路管芯；以及
对所述第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述堆叠的伪结构分割成多个单独的堆叠的伪结构。


2.根据权利要求1所述的方法，其中，形成所述第一管芯结构包括：
将第二集成电路管芯的前侧接合至所述载体；
将第一伪结构接合至邻近所述第二集成电路管芯的所述载体；
在所述第二集成电路管芯和所述第一伪结构密封在第一密封剂中；
将第三集成电路管芯的前侧接合至所述第二集成电路管芯的背侧，所述第二集成电路管芯的背侧与所述第二集成电路管芯的前侧相对；
将第二伪结构接合至所述第一伪结构；以及
将所述第三集成电路管芯和所述第二伪结构密封在第二密封剂中。


3.根据权利要求2所述的方法，其中，使用熔融接合方法将所述第二集成电路管芯的前侧接合至所述载体。


4.根据权利要求2所述的方法，其中，使用混合接合方法将所述第三集成电路管芯的前侧接合至所述第二集成电路管芯的背侧。


5.根据权利要求2所述的方法，其中，使用熔融接合方法将所述第二伪结构接合至所述第一伪结构。


6.根据权利要...

【专利技术属性】
技术研发人员：陈明发，陈宪伟，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;TW