半导体结构和形成半导体结构的方法技术

提供了集成电路封装件及其形成方法。方法包括形成第一管芯结构。第一管芯结构包括接合至载体的管芯堆叠件和堆叠的伪结构。形成第二管芯结构。第二管芯结构包括第一集成电路管芯。通过将管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯，将第一管芯结构接合至第二管芯结构。管芯堆叠件的最顶集成电路管芯是管芯堆叠件距离载体最远的集成电路管芯。对第一管芯结构实施分割工艺以形成多个单独的管芯结构。分割工艺将堆叠的伪结构分割成多个单独的堆叠的伪结构。本发明专利技术还涉及半导体结构和形成半导体结构的方法。

【技术实现步骤摘要】
半导体结构和形成半导体结构的方法
本专利技术的实施例涉及半导体结构和形成半导体结构的方法。
技术介绍
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过以下步骤来制造半导体器件：在半导体衬底上方相继沉积绝缘或介电层、导电层和半导体材料层；以及使用光刻来图案化该多个材料层，以在该多个材料层上形成电路组件和元件。通常在单个半导体晶圆上制造数十或数百集成电路。通过沿着划割线锯切集成电路来切割单独的管芯。然后，将单个的管芯单独封装在多芯片模块中，或封装在其它类型的封装件中。由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业已经历了快速的发展。在很大程度上，集成密度的这种提高源自于最小部件尺寸的不断减小(例如，将半导体工艺节点减小至亚20nm节点)，这允许在给定区域内集成更多的组件。由于对小型化的需求，近来已经发展了更高速度和更大带宽以及更低功耗和延迟，所以已经产生一种更小且更富创造性的半导体管芯封装技术的需要。随着半导体技术的进一步发展，已经出现了堆叠的半导体器件(例本文档来自技高网...

【技术保护点】
1.一种形成半导体结构的方法，包括：/n形成第一管芯结构，所述第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；/n形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；/n通过将所述第一管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述第一管芯堆叠件的所述最顶集成电路管芯是所述第一管芯堆叠件距离所述载体最远的集成电路管芯；以及/n对所述第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述堆叠的伪结构分割成多个单独的堆叠的伪结构。/n

【技术特征摘要】
20180615 US 16/009,6091.一种形成半导体结构的方法，包括：
形成第一管芯结构，所述第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；
形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；
通过将所述第一管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述第一管芯堆叠件的所述最顶集成电路管芯是所述第一管芯堆叠件距离所述载体最远的集成电路管芯；以及
对所述第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述堆叠的伪结构分割成多个单独的堆叠的伪结构。


2.根据权利要求1所述的方法，其中，形成所述第一管芯结构包括：
将第二集成电路管芯的前侧接合至所述载体；
将第一伪结构接合至邻近所述第二集成电路管芯的所述载体；
在所述第二集成电路管芯和所述第一伪结构密封在第一密封剂中；
将第三集成电路管芯的前侧接合至所述第二集成电路管芯的背侧，所述第二集成电路管芯的背侧与所述第二集成电路管芯的前侧相对；
将第二伪结构接合至所述第一伪结构；以及
将所述第三集成电路管芯和所述第二伪结构密封在第二密封剂中。


3.根据权利要求2所述的方法，其中，使用熔融接合方法将所述第二集成电路管芯的前侧接合至所述载体。


4.根据权利要求2所述的方法，其中，使用混合接合方法将所述第三集成电路管芯的前侧接合至所述第二集成电路管芯的背侧。


5.根据权利要求2所述的方法，其中，使用熔融接合方法将所述第二伪结构接合至所述第一伪结构。


6.根据权利要...

【专利技术属性】
技术研发人员：陈明发，陈宪伟，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;TW