一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，属于功率半导体技术领域。所述的半导体器件由多个结构相同的元胞以叉指方式连接形成，所述的元胞结构包括第二导电类型轻掺杂衬底、第一导电类型轻掺杂外延层、扩散第二导电类型阱区、具有第一导电类型的第一、第三重掺杂区、具有第二导电类型的第二重掺杂区、耗尽型沟道区、氧化介质层、金属阴极、金属阳极以及背面金属电极。本发明专利技术通过金属场板及注入第二导电类型掺杂区的形式，对器件正向耐压及恒流特性进行优化设计；采用的第二导电类型轻掺杂衬底起到辅助耗尽第一导电类型轻掺杂外延层及导电沟道的作用，既提高器件耐压又减小了夹断电压，实现更好的恒流能力与更高的击穿电压。最终设计得到器件耐压达到460V，夹断电压在4V以下。

A semiconductor device and its manufacturing method

The invention provides a semiconductor device and a manufacturing method thereof, belonging to the technical field of power semiconductor. The semiconductor device is formed by a plurality of cells with the same structure connected in a interdigital manner. The cell structure includes a second conductive type light doped substrate, a first conductive type light doped epitaxial layer, a diffusion second conductive type well area, a first and third conductive type doping areas, a second conductive type doping area, a depletion channel area, and an oxygen Chemical medium layer, metal cathode, metal anode and back metal electrode. The invention optimizes the forward voltage withstand and constant current characteristics of the device by means of the metal field plate and the form of injecting the second conductive type doping area; the second conductive type lightly doped substrate plays the role of auxiliary depletion of the first conductive type lightly doped epitaxial layer and the conductive channel, which not only improves the voltage withstand of the device, but also reduces the pinch off voltage, so as to achieve better constant current ability and higher breakdown Voltage. The final design shows that the withstand voltage of the device is 460V and the pinch off voltage is below 4V.

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术属于功率半导体器件
，具体涉及一种半导体器件及其制造方法。
技术介绍
恒流源是一种常用的电子设备与装置，在电子线路中使用相当普遍。恒流源通常用于保护整个电路，即使电路中出现电压不稳定或者负载电阻值变化较大的情况，仍能保证整个电路供电电流的稳定。恒流二极管(CRD，ConstantRegulatingDiode)是一种常用半导体恒流器件，把二极管作为恒流源代替普通的由晶体管、稳压管以及电阻等多个电子元件组成的恒流源，实现电路结构简单化与小型化。目前常见恒流二极管输出电流在几毫安至几十毫安之间，可用于直接驱动负载，由于具有器件体积小、器件可靠性高的特点，使其相较于传统恒流源有很大优势。另外恒流二极管的外围电路简单，使用方便，已广泛应用于自动控制、仪器仪表及保护电路等领域。但目前恒流二极管的正向击穿电压普遍位于30～100V区间内，因此存在击穿电压较低的问题，同时能提供的恒定电流值也偏低。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术存在的问题，提供一种半导体器件及其制造方法。为解决上述技术问题，本专利技术实施例提供一种半导体器件，由多个结构相同的元胞以叉指方式连接形成，所述元胞结构包括第二导电类型轻掺杂衬底、第一导电类型轻掺杂外延层、氧化介质层、金属阴极、金属阳极和背面金属电极；第一导电类型轻掺杂外延层中具有扩散第二导电类型阱区、第一导电类型耗尽型沟道区、第一重掺杂区、第二重掺杂区和第三重掺杂区，第一重掺杂区和第三重掺杂区为第一导电类型，第二重掺杂区为第二导电类型；所述第一导电类型轻掺杂外延层位于第二导电类型轻掺杂衬底上方，扩散第二导电类型阱区设置在第一导电类型轻掺杂外延层中，第一导电类型耗尽型沟道区位于第一导电类型轻掺杂外延层的上层，第一重掺杂区和第二重掺杂区并排位于扩散第二导电类型阱区的部分上层；第三重掺杂区位于所述第一导电类型轻掺杂外延层的上层一侧；氧化介质层位于第一重掺杂区的第一部分和部分第一导电类型耗尽型沟道区上；金属阴极位于第一重掺杂区的第二部分、第二重掺杂区的第一部分和氧化介质层上；金属阳极位于第三重掺杂区的第一部分上；所述第一重掺杂区与第二重掺杂区短接，并与金属阴极形成欧姆接触，所述第三重掺杂区与金属阳极形成欧姆接触；氧化介质层还位于第二重掺杂区的第一部分和第三重掺杂区的第一部分之间的第一导电类型轻掺杂外延层上；背面金属电极位于第二导电类型轻掺杂衬底的下方。本专利技术的有益效果是：本专利技术的半导体器件在外延层中注入推结形成阱区，在阱区表面与两阱区中间分别形成耗尽型沟道和JFET导电沟道，双沟道的形式提升了器件恒流效果和动态阻抗值，并且采用与沟道掺杂类型相反的衬底，对沟道起辅助耗尽作用，加快JFET导电沟道耗尽，夹断电压控制在4V以下，从而获得更优恒流特性和更高的耐压。在上述技术方案的基础上，本专利技术还可以做如下改进。进一步的，金属阴极与金属阳极沿着氧化介质层的表面延伸形成场板结构。采用上述进一步方案的有益效果是：使器件达到更好的恒流特性与更高的正向耐压值。进一步的，还包括第二导电类型掺杂区，第二导电类型掺杂区位于第三重掺杂区和扩散第二导电类型阱区之间，且位于第一导电类型轻掺杂外延层的表层，第二导电类型掺杂区的两端位于金属阴极和金属阳极的下方。采用上述进一步方案的有益效果是：加快第一导电类型轻掺杂外延层的耗尽速度，实现更好的恒流能力与更高的击穿电压。进一步的，还包括第二导电类型掺杂区，第二导电类型掺杂区位于第三重掺杂区和扩散第二导电类型阱区之间，且位于第一导电类型轻掺杂外延层中，第二导电类型掺杂区的两端位于金属阴极和金属阳极的下方。采用上述进一步方案的有益效果是：加快第一导电类型轻掺杂外延层的耗尽速度，实现更好的恒流能力与更高的击穿电压。进一步的，还包括埋氧化层，埋氧化层位于第二导电类型轻掺杂衬底和第一导电类型轻掺杂外延层之间，且将所述第三重掺杂区的掺杂类型替换为第二导电类型，形成第四重掺杂区。采用上述进一步方案的有益效果是：本专利技术的半导体器件为双极型器件，电流密度较单极型器件大；由于有两种载流子参与导电，在相同的阳极电压下不仅电流密度高，且更容易快速达到饱和状态，具有较小的夹断电压；金属阳极与阴极向两侧延伸形成场板结构，缓解了由第四重掺杂区、第一导电类型轻掺杂外延层及扩散第二导电类型阱区所形成的寄生PNP晶体管的横向穿通问题，又保证了器件较好的恒流特性；考虑到纵向寄生PNP晶体管的穿通问题，采用SOI硅片结构，在第二导电类型轻掺杂衬底与第一导电类型轻掺杂外延层之间设置有埋氧化层，完全杜绝了纵向寄生管漏电问题。进一步的，所述半导体器件所采用的材料为硅或者碳化硅。进一步的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。为解决上述技术问题，本专利技术实施例还提供一种半导体器件的制造方法，包括以下步骤：选用第二导电类型轻掺杂硅片作为第二导电类型轻掺杂衬底，采用外延工艺，在所述衬底上形成第一导电类型轻掺杂外延层；在第一导电类型轻掺杂外延层中间隔的形成扩散第二导电类型阱区；在间隔形成的扩散第二导电类型阱区的两侧形成第二导电类型掺杂区；采用离子注入工艺，在整个第一导电类型轻掺杂外延层表面进行离子注入，形成第一导电类型耗尽型沟道区；在扩散第二导电类型阱区的部分上层和第一导电类型轻掺杂外延层的上层两端分别形成第一重掺杂区与第三重掺杂区；在扩散第二导电类型阱区的上层中，且在第一重掺杂区的一侧形成第二重掺杂区；在第一导电类型轻掺杂外延层上形成氧化介质层；光刻并刻蚀所述氧化介质层形成欧姆孔，淀积铝金属并反刻，形成金属阴极与金属阳极；在氧化介质层、金属阴极与金属阳极上淀积钝化层，刻蚀PAD孔；在衬底下方背注金属，形成背面金属电极。本专利技术的有益效果是：本专利技术的半导体器件在外延层中注入推结形成阱区，在阱区表面与两阱区中间分别形成耗尽型沟道和JFET导电沟道，双沟道的形式提升了器件恒流效果和动态阻抗值，并且采用与沟道掺杂类型相反的衬底，对沟道起辅助耗尽作用，加快JFET导电沟道耗尽，夹断电压控制在4V以下，从而获得更优恒流特性和更高的耐压。在上述技术方案的基础上，本专利技术还可以做如下改进。进一步的，通过多次离子注入形成扩散第二导电类型阱区，其中，后一次离子注入的能量与剂量低于前一次离子注入的能量与剂量。采用上述进一步方案的有益效果是：减弱表面沟道与扩散阱区杂质补偿程度，降低表面耗尽沟道与JFET导电沟道过渡区域宽度，易于表面沟道夹断，降低夹断电压，提升器件恒流特性。进一步的，在形成扩散第二导电类型阱区之前，还包括步骤：在有源区上进行场氧氧化处理，形成场氧。采用上述进一步方案的有益效果是：通过将第二导电类型阱区做在场氧过程之后，可以使阱区经受较短热过程，减少杂质横向扩散长度。附图说明图1(a)本文档来自技高网...

【技术保护点】
1.一种半导体器件，由多个结构相同的元胞以叉指方式连接形成，所述元胞结构包括第二导电类型轻掺杂衬底(1)、第一导电类型轻掺杂外延层(2)、氧化介质层(10)、金属阴极(11)、金属阳极(12)和背面金属电极(13)；第一导电类型轻掺杂外延层(2)中具有扩散第二导电类型阱区(3)、第一导电类型耗尽型沟道区(8)、第一重掺杂区(5)、第二重掺杂区(6)和第三重掺杂区(7)，第一重掺杂区(5)和第三重掺杂区(7)为第一导电类型，第二重掺杂区(6)为第二导电类型；/n所述第一导电类型轻掺杂外延层(2)位于第二导电类型轻掺杂衬底(1)上方，扩散第二导电类型阱区(3)设置在第一导电类型轻掺杂外延层(2)中，第一导电类型耗尽型沟道区(8)位于第一导电类型轻掺杂外延层(2)的上层，第一重掺杂区(5)和第二重掺杂区(6)并排位于扩散第二导电类型阱区(3)的部分上层；第三重掺杂区(7)位于所述第一导电类型轻掺杂外延层(2)的上层一侧；/n氧化介质层(10)位于第一重掺杂区(5)的第一部分和部分第一导电类型耗尽型沟道区(8)上；金属阴极(11)位于第一重掺杂区(5)的第二部分、第二重掺杂区(6)的第一部分和氧化介质层(10)上；金属阳极(12)位于第三重掺杂区(7)的第一部分上；所述第一重掺杂区(5)与第二重掺杂区(6)短接，并与金属阴极(11)形成欧姆接触，所述第三重掺杂区(7)与金属阳极(12)形成欧姆接触；/n氧化介质层(10)还位于第二重掺杂区(6)的第一部分和第三重掺杂区(7)的第一部分之间的第一导电类型轻掺杂外延层(2)上；背面金属电极(13)位于第二导电类型轻掺杂衬底(1)的下方。/n...

【技术特征摘要】
1.一种半导体器件，由多个结构相同的元胞以叉指方式连接形成，所述元胞结构包括第二导电类型轻掺杂衬底(1)、第一导电类型轻掺杂外延层(2)、氧化介质层(10)、金属阴极(11)、金属阳极(12)和背面金属电极(13)；第一导电类型轻掺杂外延层(2)中具有扩散第二导电类型阱区(3)、第一导电类型耗尽型沟道区(8)、第一重掺杂区(5)、第二重掺杂区(6)和第三重掺杂区(7)，第一重掺杂区(5)和第三重掺杂区(7)为第一导电类型，第二重掺杂区(6)为第二导电类型；
所述第一导电类型轻掺杂外延层(2)位于第二导电类型轻掺杂衬底(1)上方，扩散第二导电类型阱区(3)设置在第一导电类型轻掺杂外延层(2)中，第一导电类型耗尽型沟道区(8)位于第一导电类型轻掺杂外延层(2)的上层，第一重掺杂区(5)和第二重掺杂区(6)并排位于扩散第二导电类型阱区(3)的部分上层；第三重掺杂区(7)位于所述第一导电类型轻掺杂外延层(2)的上层一侧；
氧化介质层(10)位于第一重掺杂区(5)的第一部分和部分第一导电类型耗尽型沟道区(8)上；金属阴极(11)位于第一重掺杂区(5)的第二部分、第二重掺杂区(6)的第一部分和氧化介质层(10)上；金属阳极(12)位于第三重掺杂区(7)的第一部分上；所述第一重掺杂区(5)与第二重掺杂区(6)短接，并与金属阴极(11)形成欧姆接触，所述第三重掺杂区(7)与金属阳极(12)形成欧姆接触；
氧化介质层(10)还位于第二重掺杂区(6)的第一部分和第三重掺杂区(7)的第一部分之间的第一导电类型轻掺杂外延层(2)上；背面金属电极(13)位于第二导电类型轻掺杂衬底(1)的下方。


2.根据权利要求1所述的一种半导体器件，其特征在于，金属阴极(11)与金属阳极(12)沿着氧化介质层(10)的表面延伸形成场板结构。


3.根据权利要求2所述的一种半导体器件，其特征在于，还包括第二导电类型掺杂区(4)，第二导电类型掺杂区(4)位于第三重掺杂区(7)和扩散第二导电类型阱区(3)之间，且位于第一导电类型轻掺杂外延层(2)的表层，第二导电类型掺杂区(4)的两端位于金属阴极(11)和金属阳极(12)的下方。


4.根据权利要求2所述的一种半导体器件，其特征在于，还包括第二导电类型掺杂区(4)，第二导电类型掺杂区(4)位于第三重掺杂区(7)和扩散第二导电类型阱区(3)之间，且位于第...

【专利技术属性】
技术研发人员：乔明，孟培培，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51