移位寄存器单元、栅极驱动方法、电路和显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元、栅极驱动方法、电路和显示装置。移位寄存器单元包括存储电容、充电电路和放电电路；所述存储电容的第一极板与上拉节点电连接；所述充电电路与所述存储电容的第二极板电连接，用于在充电控制端提供的充电控制信号的控制下，通过充电电压信号对所述存储电容进行充电；所述放电电路与所述存储电容的第二极板电连接，用于在放电控制端提供的放电控制信号的控制下，对所述存储电容进行放电。本发明专利技术能够降低栅极驱动信号的下降时间。

Shift register unit, gate drive method, circuit and display device

The invention provides a shift register unit, a gate driving method, a circuit and a display device. The shift register unit includes a storage capacitor, a charging circuit and a discharging circuit; the first polar plate of the storage capacitor is electrically connected with the pull-up node; the charging circuit is electrically connected with the second polar plate of the storage capacitor, which is used to charge the storage capacitor through the charging voltage signal under the control of the charging control signal provided by the charging control terminal; the discharging circuit and the The second electrode plate of the storage capacitor is electrically connected for discharging the storage capacitor under the control of the discharge control signal provided by the discharge control end. The invention can reduce the falling time of the gate driving signal.

【技术实现步骤摘要】
移位寄存器单元、栅极驱动方法、电路和显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器单元、栅极驱动方法、电路和显示装置。
技术介绍
在显示装置中，在理想状态下，栅极驱动信号为方波信号。在现有的栅极驱动电路中，输出晶体管用于根据第一时钟信号输出栅极驱动信号，并现有的移位寄存器单元都包含存储电容，存储电容的第一极板与所述输出晶体管的控制极电连接，存储电容的第二极板与所述输出晶体管的第一极电连接，当第一时钟信号为高电平并所述输出晶体管打开时，通过存储电容的自举作用，提升M3的控制极的电压，从而使得所述输出晶体管彻底打开，以输出栅极驱动信号。但是在输出栅极驱动信号时需要对存储电容进行充放电，会造成输出波形的阻容延迟，使得栅极驱动信号形成上升沿和下降沿，通常栅极驱动信号的下降时间为该栅极驱动信号的电压从0.9V0下降至0.1V0所花费的时间，其中，V0为在输出阶段所述栅极驱动信号的电压。如图1A所示，标号为Ga的为栅极驱动信号，标号为Da的是数据信号，Tf为所述栅极驱动信号Ga的下降时间。Tf是重要的管控参数。Tf的大小直接影响了本行像素的关态速度，理想情况下在本行数据信号结束之后，栅极驱动信号需要立即进入关态电平。但是由于Tf的存在本行的栅极驱动信号并不能立即进入关态，而此时如果下一行的数据信号已经到达，则会引起本行的像素错充下一行的数据信号。为了解决避免错充的现象，需要将数据线输出的数据信号时序延迟于栅极驱动信号，这段延迟时间差称为GOE(GateOutputEnable，栅极输出使能)时间；在图1A中，标号为Tgoe的为GOE时间。但是因为数据信号充电的时间包括了Tf，这样会造成像素的充电不足的问题。如果Tf时间过大会造成GOE时间的容差范围缩小，一旦工艺制成有波动，即可造成显示的异常，导致产品良率的降低。尤其是对于大尺寸、高频率、高分辨率的高端显示产品，由于每行栅线打开的时间减小并由于栅线长度较大从而在栅线的远端会形成较大的阻容延迟，Tf的大小具有更加重要的意义。为了能够适应高端产品的需求，相关的移位寄存器单元是对输出晶体管的尺寸进行了改善，但其改善至极限后已经不能进一步的降低，并且工艺一旦出现波动，Tf极易增大并不能得到有效的控制。并且存储电容需要通过自举作用提高上拉节点的电位来控制输出晶体管彻底打开，其在结构中是必不可少的功能单元。在目前的移位寄存器单元中，存储电容的第一极板与输出晶体管的控制极电连接，存储电容的第二极板与输出晶体管的第一极电连接，因此输出晶体管在信号输出过程中需要额外对存储电容进行充放电，在第一时钟信号输入结束后，由于需要对存储电容和输出晶体管的寄生电容进行放电，因此形成了栅极驱动信号的阻容延迟，使得栅极驱动信号的下降时间长。
技术实现思路
本专利技术的主要目的在于提供一种移位寄存器单元、栅极驱动方法、电路和显示装置，解决现有技术中输出晶体管在信号输出过程中需要额外对存储电容进行充放电，从而形成了栅极驱动信号的阻容延迟，使得栅极驱动信号的下降时间长的问题。为了达到上述目的，本专利技术提供了一种移位寄存器单元，包括存储电容、充电电路和放电电路；所述存储电容的第一极板与上拉节点电连接；所述充电电路与所述存储电容的第二极板电连接，用于在充电控制端提供的充电控制信号的控制下，通过充电电压信号对所述存储电容进行充电；所述放电电路与所述存储电容的第二极板电连接，用于在放电控制端提供的放电控制信号的控制下，对所述存储电容进行放电。实施时，所述充电电路包括充电晶体管；所述充电晶体管的控制极与所述充电控制端电连接，所述充电晶体管的第一极与充电电压端电连接，所述充电晶体管的第二极与所述存储电容的第二极板电连接；所述充电电压端用于提供所述充电电压信号。实施时，所述放电电路包括放电晶体管；所述放电晶体管的控制极与所述放电控制端电连接，所述放电晶体管的第一极与所述存储电容的第二极板电连接，所述放电晶体管的第二极与放电电压端电连接。实施时，所述充电控制端和所述充电电压端都为第一时钟信号线。实施时，所述放电控制端为第二时钟信号线，或者，所述放电控制端与下拉节点电连接。实施时，本专利技术所述的移位寄存器单元还包括输出电路；所述输出电路的控制端与所述上拉节点电连接，所述输出电路的第一端与第一时钟信号线电连接，所述输出电路的第二端与栅极驱动信号输出端电连接；所述输出电路用于在其控制端的电位的控制下，控制所述第一时钟信号线与所述栅极驱动信号输出端之间连通。实施时，所述输出电路包括输出晶体管；所述输出晶体管的控制极与所述存储电容的第一极板电连接，所述输出晶体管的第一极与所述第一时钟信号线电连接，所述输出晶体管的第二极与所述栅极驱动信号输出端电连接。实施时，本专利技术所述的移位寄存器单元还包括上拉节点控制电路、下拉节点控制电路和输出复位电路；所述上拉节点控制电路分别与输入端、复位端、下拉节点和上拉节点电连接，用于在所述输入端提供的输入信号、所述复位端提供的复位信号和所述下拉节点的电位的控制下，控制所述上拉节点的电位；所述下拉节点控制电路分别与所述下拉节点和所述上拉节点电连接，用于在所述上拉节点的电位的控制下，控制所述下拉节点的电位；所述输出复位电路分别与所述下拉节点和栅极驱动信号输出端电连接，用于将在所述下拉节点的电位的控制下，控制对栅极驱动信号输出端输出的栅极驱动信号进行复位。实施时，本专利技术所述的移位寄存器单元还包括进位信号输出端和进位信号输出电路；所述进位信号电路分别与所述上拉节点、所述下拉节点和所述进位信号输出端电连接，用于在所述上拉节点的电位和所述下拉节点的电位的控制下，控制通过所述进位信号输出端输出进位信号。本专利技术还提供了一种栅极驱动方法，应用于上述的移位寄存器单元，所述栅极驱动方法包括：充电电路在充电控制端提供的充电控制信号的控制下，通过充电电压信号对存储电容进行充电；放电电路在放电控制端提供的放电控制信号的控制下，对所述存储电容进行放电。实施时，驱动周期包括依次设置的输出阶段和复位阶段；所述栅极驱动方法包括：在输出阶段，在充电控制信号的控制下，充电电路通过充电电压信号对存储电容进行充电；在复位阶段，在放电控制信号的控制下，放电电路对存储电容进行放电。实施时，所述移位寄存器单元还包括上拉节点控制电路，所述驱动周期还包括设置于所述输出阶段之前的输入阶段，所述栅极驱动方法包括：在输入阶段，所述上拉节点控制电路在输入信号的控制下，通过所述输入信号为所述存储电容充电。本专利技术还提供了一种栅极驱动电路，包括多级上述的移位寄存器单元。本专利技术还提供了一种显示装置，包括上述的栅极驱动电路。与现有技术相比，本专利技术所述的移位寄存器单元、栅极驱动方法、电路和显示装置将存储电容与输出电路包括的输出晶体管的源极和输出晶体管的漏极分离开来，并为存储电容增加了单独的充电电路和放电电路，在保证存储电容的正常工作的同时，使得与输出本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括存储电容、充电电路和放电电路；所述存储电容的第一极板与上拉节点电连接；/n所述充电电路与所述存储电容的第二极板电连接，用于在充电控制端提供的充电控制信号的控制下，通过充电电压信号对所述存储电容进行充电；/n所述放电电路与所述存储电容的第二极板电连接，用于在放电控制端提供的放电控制信号的控制下，对所述存储电容进行放电。/n

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括存储电容、充电电路和放电电路；所述存储电容的第一极板与上拉节点电连接；
所述充电电路与所述存储电容的第二极板电连接，用于在充电控制端提供的充电控制信号的控制下，通过充电电压信号对所述存储电容进行充电；
所述放电电路与所述存储电容的第二极板电连接，用于在放电控制端提供的放电控制信号的控制下，对所述存储电容进行放电。


2.如权利要求1所述的移位寄存器单元，其特征在于，所述充电电路包括充电晶体管；
所述充电晶体管的控制极与所述充电控制端电连接，所述充电晶体管的第一极与充电电压端电连接，所述充电晶体管的第二极与所述存储电容的第二极板电连接；所述充电电压端用于提供所述充电电压信号。


3.如权利要求2所述的移位寄存器单元，其特征在于，所述放电电路包括放电晶体管；
所述放电晶体管的控制极与所述放电控制端电连接，所述放电晶体管的第一极与所述存储电容的第二极板电连接，所述放电晶体管的第二极与放电电压端电连接。


4.如权利要求2所述的移位寄存器单元，其特征在于，所述充电控制端和所述充电电压端都为第一时钟信号线。


5.如权利要求3所述的移位寄存器单元，其特征在于，所述放电控制端为第二时钟信号线，或者，所述放电控制端与下拉节点电连接。


6.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，还包括输出电路；
所述输出电路的控制端与所述上拉节点电连接，所述输出电路的第一端与第一时钟信号线电连接，所述输出电路的第二端与栅极驱动信号输出端电连接；
所述输出电路用于在其控制端的电位的控制下，控制所述第一时钟信号线与所述栅极驱动信号输出端之间连通。


7.如权利要求6所述的移位寄存器单元，其特征在于，所述输出电路包括输出晶体管；所述输出晶体管的控制极与所述存储电容的第一极板电连接，所述输出晶体管的第一极与所述第一时钟信号线电连接，所述输出晶体管的第二极与所述栅极驱动信号输出端电连接。


8.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，还包括上拉节点控制电路...

【专利技术属性】
技术研发人员：李彦辉，杨志，郭坤，李斌，肖洒，
申请(专利权)人：京东方科技集团股份有限公司，武汉京东方光电科技有限公司，
类型：发明
国别省市：北京;11