The application provides a shift register unit, a driving method, a gate driving circuit and a display device. The shift register unit includes an anti leakage circuit connected with the pull-up node and the control node, and the pull-down circuit is also connected with the control node. Since the anti leakage circuit can control the potential of the control node based on the potential of the pull-up node, when the potential of the pull-up node is the effective potential, the potential of the control node can also be the effective potential. Moreover, when the potential of the pull-up node is the effective potential, the gate potential of the transistor included in the pull-down circuit is the invalid potential, so the gate source voltage difference of the transistor connected with the control node can be kept as the invalid potential, even if the crystal tube connected with the control node is kept off to avoid the influence on the potential of the pull-up node. That is to say, the pull-down circuit can keep the stability of the pull-up node's potential based on the potential of the control node, avoiding the problem that the transistor opens by mistake due to leakage.
【技术实现步骤摘要】
移位寄存器单元、驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
技术介绍
移位寄存器作为一种制作于阵列基板上的栅极驱动电路被广泛应用于显示领域中。移位寄存器通常包括多个级联的移位寄存器单元，每个移位寄存器单元用于驱动一行像素单元，由该多个级联的移位寄存器单元可以实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。目前，每个移位寄存器单元包括的晶体管均为采用氧化物工艺制成的氧化物薄膜晶体管(thinfilmtransistor，TFT)。但是，因氧化物TFT属于耗尽型TFT，在长时间使用后，氧化物TFT容易发生漏电现象。并且，在漏电现象较为严重时，氧化物TFT可能无法正常关闭，此时，即可能导致移位寄存器单元无法正常工作，即导致移位寄存器单元工作失效。
技术实现思路
本专利技术实施例提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，可以解决相关技术中因晶体管漏电现象，而导致移位寄存器单元工作失效的问题，所述技术方案如下：一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：输入电路、防漏电电路、输出电路和下拉电路；所述输入电路分别与输入信号端、第一电源端和上拉节点连接，所述输入电路用于响应于所述输入信号端提供的输入信号，向所述上拉节点输出来自所述第一电源端的第一电源信号；所述防漏电电路分别与所述上拉节点和控制节点连接，所述防漏电电路用于基于所述上拉节点的电位控制所述控制节点的...
【技术保护点】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入电路、防漏电电路、输出电路和下拉电路；/n所述输入电路分别与输入信号端、第一电源端和上拉节点连接，所述输入电路用于响应于所述输入信号端提供的输入信号，向所述上拉节点输出来自所述第一电源端的第一电源信号；/n所述防漏电电路分别与所述上拉节点和控制节点连接，所述防漏电电路用于基于所述上拉节点的电位控制所述控制节点的电位；/n所述输出电路分别与所述上拉节点、时钟信号端和输出端连接，所述输出电路用于响应于所述上拉节点的电位，向所述输出端输出来自所述时钟信号端的时钟信号；/n所述下拉电路分别与所述上拉节点、所述输出端、所述控制节点、所述第一电源端和第二电源端连接，所述下拉电路用于响应于所述第一电源信号，分别向所述上拉节点和所述输出端输出来自所述第二电源端的第二电源信号，以及用于基于所述控制节点的电位，保持所述上拉节点的电位的稳定性。/n
【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入电路、防漏电电路、输出电路和下拉电路；
所述输入电路分别与输入信号端、第一电源端和上拉节点连接，所述输入电路用于响应于所述输入信号端提供的输入信号，向所述上拉节点输出来自所述第一电源端的第一电源信号；
所述防漏电电路分别与所述上拉节点和控制节点连接，所述防漏电电路用于基于所述上拉节点的电位控制所述控制节点的电位；
所述输出电路分别与所述上拉节点、时钟信号端和输出端连接，所述输出电路用于响应于所述上拉节点的电位，向所述输出端输出来自所述时钟信号端的时钟信号；
所述下拉电路分别与所述上拉节点、所述输出端、所述控制节点、所述第一电源端和第二电源端连接，所述下拉电路用于响应于所述第一电源信号，分别向所述上拉节点和所述输出端输出来自所述第二电源端的第二电源信号，以及用于基于所述控制节点的电位，保持所述上拉节点的电位的稳定性。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述防漏电电路包括：防漏电晶体管；
所述防漏电晶体管的栅极和第一极均与所述上拉节点连接，所述防漏电晶体管的第二极与所述控制节点连接。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉电路包括：下拉控制子电路和下拉子电路；
所述下拉控制子电路分别与所述第一电源端、所述第二电源端、所述上拉节点和下拉节点连接，所述下拉控制子电路用于响应于所述第一电源信号和所述上拉节点的电位，向所述下拉节点输出所述第一电源信号或输出所述第二电源信号；
所述下拉子电路分别与所述下拉节点、所述上拉节点、所述控制节点、所述输出端和所述第二电源端连接，所述下拉子电路用于响应于所述下拉节点的电位，向所述上拉节点和所述输出端输出所述第二电源信号，以及用于基于所述控制节点的电位，保持所述上拉节点的电位的稳定性。
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉子电路包括：第一下拉晶体管、第二下拉晶体管和第三下拉晶体管；
所述第一下拉晶体管的栅极与所述下拉节点连接，所述第一下拉晶体管的第一极与所述第二电源端连接，所述第一下拉晶体管的第二极与所述控制节点连接；
所述第二下拉晶体管的栅极与所述下拉节点连接，所述第二下拉晶体管的第一极与所述控制节点连接，所述第二下拉晶体管的第二极与所述上拉节点连接；
所述第三下拉晶体管的栅极与所述下拉节点连接，所述第三下拉晶体管的第一极与所述第二电源端连接，所述第三下拉晶体管的第二极与所述输出端连接。
5.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉控制子电路包括：第一下拉控制晶体管和第二下拉控制晶体管；
所述第一下拉控制晶体管的栅极和第一极均与所述第一电源端连接，所述第一下拉控制晶体管的第二极与所述下拉节点连接；
所述第二下拉控制晶体管的栅极与所述上拉节点连接，所述第二下拉控制晶体管的第一极与所述第二电源端连接，所述第二下拉控制晶体管的第二极与所述下拉节点连接。
6.根据权利要求1至5任一所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：第一复位电路和第二复位电路；
所述第一复位电路分别与第一复位信号端、所述第二电源端、所述控制节点和所述上拉节点连接，所述第一复位电路用于响应于所述第一复位信号端提供的第一复位信号，向所述上拉节点输出所述第二电源信号，以及用于基于所述控制节点的电位，保持所述上拉节点的电位的稳定性；
所述第二复位电路分别与第二复位信号端、所述第二电源端、所述控制节点和所述上拉节点连接，所述第二复位电路用于响应于所述第二复位信号端提供的第二复位信号，向所述上拉节点输出所述第二电源信号，以及用于基于所述控制节点的电位，保持所述上拉节点的电位的稳定性。
7.根据权利要求6所述的移位寄存器单元，其特征...
【专利技术属性】
技术研发人员：胡琪，董家勇，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。